[发明专利]半导体装置及其制造方法

摘要

本发明是关於半导体装及其制造方法，本发明对于具有分裂栅结构的MONOS型非易失性存储单元的半导体装置能够不降低可靠度而实现高集成化。将存储用nMIS的存储栅电极MG的高度形成为相比选择用nMIS的选择栅电极CG的高度而高出20～100nm，由此使得形成在存储栅电极MG的单侧面(源极区域Srm侧的侧面)上的侧壁SW1的宽度，成为用以获得所期望的存储单元MC1的干扰特性所必要的大小。并且，让周边用第2nMIS(Q2)的栅电极G2的高度为选择用nMIS的选择栅电极CG的高度以下，由此使得形成在栅电极G2的侧面上的侧壁SW3的宽度较小，而可防止共用接触孔C2的内部因侧壁SW3而被埋入。

主权项

1.一种半导体装置，其特征在于：具有非易失性存储单元，且在半导体基板的主面的周边电路区域中具有第3场效应晶体管，该非易失性存储单元是在所述半导体基板主面的存储区域的第1区域中包含第1场效应晶体管，且在第2区域中包含与所述第1场效应晶体管邻接的第2场效应晶体管；所述半导体装置具有：形成在所述第1区域中的第1绝缘膜；经由所述第1绝缘膜而形成在所述第1区域中的所述第1场效应晶体管的第1栅电极；第2绝缘膜，其形成在所述第2区域中，且包含具有蓄积电荷的功能的电荷蓄积层；以及经由所述第2绝缘膜而形成在所述第2区域中的所述第2场效应晶体管的第2栅电极；所述第1栅电极距离所述半导体基板主面的高度，低于所述第2栅电极距离所述半导体基板主面的高度；所述第3场效应晶体管的第3栅电极距离所述半导体基板主面的高度，与所述第1栅电极距离所述半导体基板主面的高度相同，或者低于所述第1栅电极距离所述半导体基板主面的高度。