[发明专利]非易失性存储器结构及其形成方法有效
| 申请号: | 200910056728.5 | 申请日: | 2009-08-20 |
| 公开(公告)号: | CN101996951A | 公开(公告)日: | 2011-03-30 |
| 发明(设计)人: | 三重野文健 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/28;H01L27/115;H01L29/423;H01L29/43 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 李丽 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种非易失性存储器结构及其形成方法。其中非易失性存储器结构的形成方法包括:提供半导体衬底以及形成覆盖半导体衬底的表面区域的栅极电介质层。形成覆盖栅极电介质层的多晶硅栅极结构。该方法使多晶硅栅极结构经受氧化环境的影响,以使得形成覆盖多晶硅栅极结构的第一氧化硅层并且在多晶硅栅极结构的下面形成底切区域。形成覆盖多晶硅栅极结构并填充底切区域的氧化铝材料。在特定实施例中,氧化铝材料具有夹在第一氧化铝层与第二氧化铝层之间的纳米晶硅材料。氧化铝材料经受选择性蚀刻工艺,在底切区域的一部分中的嵌入区域中保留氧化铝材料。该方法形成覆盖多晶硅栅极结构的侧面区域的侧壁结构。 | ||
| 搜索关键词: | 非易失性存储器 结构 及其 形成 方法 | ||
【主权项】:
一种非易失性存储器结构的形成方法,所述方法包括:提供包括表面区域的半导体衬底;形成覆盖所述表面区域的栅极电介质层;形成覆盖所述栅极电介质层的多晶硅栅极结构;在所述多晶硅栅极结构的下面的部分栅极电介质层中形成底切区域;将所述多晶硅栅极结构置于氧化环境,形成第一氧化硅层,所述第一氧化硅层覆盖所述多晶硅栅极结构的外围;形成覆盖所述多晶硅栅极结构并填充所述底切区域的氧化铝材料,所述氧化铝材料包括夹在第一氧化铝层和第二氧化铝层之间的纳米晶硅材料;使所述氧化铝材料经受选择性蚀刻工艺,在所述底切区域的一部分中的嵌入区域中保留氧化铝材料;以及形成侧壁结构,所述侧壁结构覆盖所述多晶硅栅极结构的侧面区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910056728.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种工业用插头插座和耦合器的锁紧保护装置
- 下一篇:电暖袋电源插头
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





