[发明专利]非易失性存储器结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及非易失性存储器结构及其形成方法。

背景技术

本发明针对用于制造半导体器件的集成电路及其工艺。更具体地，本发明提供一种用于形成半导体集成电路器件的双比特单元结构的方法和设备，但是应当认识到，本发明具有更加广泛的应用范围。

集成电路已从在单个硅片上制作的少量互连器件发展到上百万个器件。传统的集成电路提供了远远超出最初想象的性能和复杂度。为了改善复杂度和电路密度(即在给定芯片面积上能够容纳的器件的数量)，最小器件特征尺寸(也称为器件“几何形状”)随着每一代集成电路而变得更小。

越来越大的电路密度不但改进了集成电路的复杂度和性能，而且还向用户提供了成本更低的部件。集成电路或芯片制作设施可能花费数亿美元甚至数十亿美元。每个制作设施具有特定的晶片吞吐量，在每个晶片上具有特定数量的集成电路。因此，通过使集成电路的各器件更小，可以在每个晶片上制作更多的器件，从而增加制作设施的输出。使器件更小极具挑战性，这是由于集成制作中使用的每个工艺都具有限制。也就是说，特定的工艺通常仅向下工作到特定的特征尺寸，然后需要改变工艺或器件布局。这种限制的示例存在于存储器件的制造中。随着特征尺寸不断缩小，由于难以独立控制栅极所以双比特单元结构变得难以应用。

根据以上所述，可见需要用于处理半导体器件的改进技术。

发明内容

根据本发明的实施例，提供针对存储器件结构及制造技术。更特别地，根据本发明的实施例提供用于制造非易失性存储器件的双比特单元结构的方法和结构。但是应该认识到，本发明具有更加广泛的应用范围。

在特定实施例中，提供了用于形成非易失性存储器结构的方法。该方法包括提供包括表面区域的半导体衬底。形成覆盖该表面区域的栅极电介质层。该方法形成覆盖栅极电介质层的多晶硅栅极结构。在特定实施例中，该方法使多晶硅栅极结构经受氧化环境的影响，以使得形成覆盖多晶硅栅极结构的第一氧化硅层。优选地，允许在多晶硅栅极结构的下面形成底切(undercut)区域。该方法包括形成氧化铝材料，氧化铝材料覆盖多晶硅栅极结构以及底切区域和栅极电介质层的暴露部分。在特定实施例中，氧化铝材料包括夹在第一氧化铝层与第二氧化铝层之间的纳米晶硅材料。氧化铝材料经受选择性蚀刻工艺以在底切区域的一部分中形成嵌入区域，同时该嵌入区域保持填充有氧化铝材料。

本发明还提供一种非易失性存储器结构，包括：半导体衬底，所述半导体衬底含有表面区域；位于表面区域上的栅极电介质层；位于栅极电介质层上的多晶硅栅极结构；在所述多晶硅栅极结构的下面的部分栅极电介质层中形成有底切区域；第一氧化硅层，覆盖所述多晶硅栅极结构的外围；氧化铝材料，位于部分底切区域中，所述氧化铝材料包括夹在第一氧化铝层和第二氧化铝层之间的纳米晶硅材料；侧壁结构，覆盖所述多晶硅栅极结构的侧面区域。

相对于传统技术，通过本发明获得很多益处。例如，根据本发明的实施例提供了一种形成可靠的双比特单元结构的方法。

附图说明

图1是示出使用传统方法形成的非易失性存储器件的栅极结构示意图。

图2是示出根据本发明实施例形成非易失性存储器件的栅极结构的方法的简化流程图。

图3至11是根据本发明实施例形成非易失性存储器件的栅极结构的方法的简化示图。

图12是示出根据本发明实施例的非易失性存储器件的性能的简化曲线图。

具体实施方式

根据本发明的实施例，提供了针对制作存储器件的技术。仅仅举例而言，根据本发明的实施例提供了一种用于制造非易失性存储器件的双比特单元结构的方法和结构。但是根据本发明的实施例能够应用于制造其它器件。

图1是使用传统方法制作的非易失性存储器件的栅极结构。所述结构包括：半导体衬底100；位于半导体衬底100上的栅极电介质层，所述栅极电介质层包括位于半导体衬底100上的通过热氧化法半导体衬底100表面形成的氧化硅层102，位于氧化硅层102上的通过化学气相沉积法形成的氮化硅层104，位于氮化硅层104上的通过化学气相沉积法形成的氧化硅层106；位于栅极电介质层上的栅极108，所述栅极108是采用化学气相沉积法形成的，材料为多晶硅。