[发明专利]闪存结构的制备方法无效
| 申请号： | 200710166687.6 | 申请日： | 2007-11-05 |
| 公开（公告）号： | CN101431044A | 公开（公告）日： | 2009-05-13 |
| 发明（设计）人： | 潘建尉;曾增文;何明佑;许延有;钟志平;傅景鸿 | 申请（专利权）人： | 茂德科技股份有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/76;H01L21/82;H01L21/8247;H01L21/84 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 许向华 |
| 地址： | 中国台湾新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种闪存结构的制备方法，首先形成多个介电区块于基板上并形成多个第一间隙壁于所述多个介电区块的侧壁，再利用蚀刻工艺局部去除未被所述第一间隙壁及所述介电区块覆盖的基板以形成多个第一沟槽于所述基板之中。之后，进行一沉积工艺以形成填满所述第一沟槽的隔离介电层并去除所述多个介电区块，再形成多个第二间隙壁于所述多个第一间隙壁的侧壁以及利用蚀刻工艺局部去除未被所述第一间隙壁、所述第二间隙壁及所述隔离介电层覆盖的基板以形成多个第二沟槽于所述基板之中。 | ||
| 搜索关键词： | 闪存 结构 制备 方法 | ||
【主权项】：
1、一种闪存结构的制备方法，包含下列步骤：形成多个介电区块于基板上；形成多个第一间隙壁于所述多个介电区块的侧壁；局部去除未被所述多个第一间隙壁及所述多个介电区块覆盖的基板以形成多个第一沟槽于所述基板之中；进行一沉积工艺以形成填满所述第一沟槽的隔离介电层；去除所述多个介电区块；形成多个第二间隙壁于所述多个第一间隙壁的侧壁；以及局部去除未被所述第一间隙壁、所述第二间隙壁及所述隔离介电层覆盖的基板以形成多个第二沟槽于所述基板之中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于茂德科技股份有限公司，未经茂德科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710166687.6/，转载请声明来源钻瓜专利网。
- 上一篇：基于负微分迁移率的平面纳米电磁辐射器结构
- 下一篇：晶圆栅极侧墙的去除方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
