[发明专利]闪存结构的制备方法

说明书

技术领域

本发明关于一种闪存结构的制备方法，特别关于一种可制备宽度小于光刻工艺关键尺寸(Critical Dimension，CD)的闪存结构的制备方法。

背景技术

闪存结构由于具有低功率消耗、存取迅速及存入的数据在断电后也不会消失等优点，已经广泛应用在笔记型电脑、电子记事薄、行动电话、数码相机、数码录音笔及MP3播放器等电子产品的数据储存上。一种典型的闪存结构具有硅-氧化硅-氮化硅-氧化硅-硅(SONOS)结构，其具有较薄的存储单元且制作容易等优点，因而已广泛应用于闪存结构之中。

图1例示一习知的SONOS(硅-氧化硅-氮化硅-氧化硅-硅)型闪存结构单元10。所述闪存结构10包含硅基板12、两个掺杂区14及16、隧穿氧化层22、氮化硅层24、氧化层26以及多晶硅层28，其中所述隧穿氧化层22、所述氮化硅层24及所述氧化层26构成氧化硅-氮化硅-氧化硅(ONO)介电堆叠结构20。所述氮化物层24可捕捉穿过所述隧穿氧化层22的电子或空穴。所述氧化层26用以避免存储器在写入或抹除期间，电子或空穴脱离所述氮化物层24而进入所述多晶硅层28。

当该多晶硅层28(作为栅极)被正向充电时，所述硅基板12内的电子会射入所述氮化硅层24之中。相反地，当所述多晶硅层28被负向充电时，所述氮化硅层24内的部分电子会被排斥而射入所述硅基板12而于所述氮化硅层24内形成空穴。陷于所述氮化硅层24内的电子与空穴改变所述闪存结构单元10的临限电压，而不同的临限电压代表所述闪存结构单元10储存数据位元“0”或“1”。

所述闪存结构单元10占用硅晶体的面积取决于光刻工艺的关键尺寸，其是光刻工艺所能制备的最小线宽。习知技艺尝试使用光学接近修正(OpticalProximity Correction，OPC)、偏轴曝光(Off-axis illumination，OAI)、相移光掩模(Phase-shift mask)及双重曝光(Double exposure)等技术缩小光刻工艺的关键尺寸，而增加闪存的储存密度。

发明内容

本发明的目的之一是提供一种闪存结构的制备方法，其利用间隙壁缩小蚀刻掩模的开口大小，因而得以制备宽度小于光刻工艺的关键尺寸的闪存结构，增加闪存的储存密度。

为达成上述目的，本发明提出一种闪存结构的制备方法，其用以工艺闪存的浅沟槽隔离结构。首先，形成多个介电区块于基板上并形成多个第一间隙壁于所述多个介电区块的侧壁，再利用蚀刻工艺局部去除未被所述第一间隙壁及所述介电区块覆盖的基板以形成多个第一沟槽于所述基板之中。之后，进行一沉积工艺以形成填满所述第一沟槽的隔离介电层并去除所述多个介电区块，再形成多个第二间隙壁于所述多个第一间隙壁的侧壁以及利用蚀刻工艺局部去除未被所述第一间隙壁、所述第二间隙壁及所述隔离介电层覆盖的基板以形成多个第二沟槽于所述基板之中。

根据上述目的，本发明提出一种闪存结构的制备方法，其用以制备闪存的存储单元结构。首先，形成多个介电区块于基板上并形成多个第一间隙壁于所述多个介电区块的侧壁，再利用蚀刻工艺局部去除未被所述第一间隙壁及所述介电区块覆盖的基板以形成多个第一沟槽于所述基板之中。之后，进行第一掺杂工艺以形成多个第一掺杂区于所述第一凹部底部的基板中，再进行一沉积工艺以形成填满所述第一凹部的隔离介电层并去除所述多个介电区块。接着，形成多个第二间隙壁于所述多个第一间隙壁的侧壁，再利用蚀刻工艺局部去除未被所述第一间隙壁、所述第二间隙壁及所述隔离介电层覆盖的基板以形成多个第二凹部于所述基板之中，并进行第二掺杂工艺以形成多个第二掺杂区于所述第二凹部底部的基板中。

本发明将所述闪存的浅沟槽隔离结构(存储单元结构亦同)分成两组，并利用包含间隙壁的蚀刻掩模定义两组浅沟槽隔离结构的位置及尺寸，再采用二阶段方式蚀刻工艺形成完整的浅沟槽隔离结构。具体而言，本发明利用间隙壁缩小光刻工艺定义的蚀刻掩模的开口大小，因而得以制备宽度小于关键尺寸的浅沟槽隔离结构，增加闪存的储存密度。

附图说明

图1例示一习知的SONOS(硅-氧化硅-氮化硅-氧化硅-硅)型闪存结构单元；

图2至图20例示本发明第一实施的闪存结构的制备方法；以及

图21至图23例示本发明第二实施例的闪存结构的制备方法。

主要元件符号说明

10      闪存单元

12      硅基板

14      掺杂区

16      掺杂区

18      载流子通道