[发明专利]半导体器件逻辑电路

摘要

公开了一种半导体器件逻辑电路，其中的半导体器件的结构之中，栅极沟道层中与源极和漏极中的带电离子为相同型态。栅极沟道层与两侧的源极和漏极之间的隔离无需依靠PN节，可以更加有效的利用外加运作电压的电场效应，使用范围更广的掺杂离子浓度与介电质层厚度；在降低电压的同时，能达到所需的饱和电流，适用于制作更小与密度更高的半导体器件逻辑电路。

主权项

1、一种半导体器件逻辑电路，包括串联的第一PMOS器件(10)和第二PMOS器件(20)，以及并联的第一NMOS器件(30)和第二NMOS器件(40)；所述第一PMOS器件(10)的源极(12)接至高电位端(37)，所述第一PMOS器件(10)的漏极(13)与所述第二PMOS器件(20)的源极(22)相连；所述第一PMOS器件(10)的栅极(11)与所述第一NMOS器件(30)的栅极(31)相连后接至输入端(34)；所述第二PMOS器件(20)的栅极(21)与所述第二NMOS器件(40)的栅极(41)相连后接至输入端(35)；所述第二PMOS器件(20)的漏极(23)接输出端(36)；所述第一NMOS器件(30)的漏极(32)与第二NMOS器件(40)的漏极(42)相连后接输出端(36)，所述第一NMOS器件(30)的源极(33)与所述第二NMOS器件(40)的源极(43)相连后接低电位端(38)；其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的栅极沟道层中与源极和漏极中的主要带电离子为相同型态；所述第一NMOS器件(30)和第二NMOS器件(40)的栅极沟道层中与源极和漏极中的主要带电离子为相同型态。