[发明专利]半导体器件逻辑电路

权利要求书

1.一种半导体器件逻辑电路，包括串联的第一PMOS器件(10)和第二PMOS器件(20)，以及并联的第一NMOS器件(30)和第二NMOS器件(40)；所述第一PMOS器件(10)的源极(12)接至高电位端(37)，所述第一PMOS器件(10)的漏极(13)与所述第二PMOS器件(20)的源极(22)相连；所述第一PMOS器件(10)的栅极(11)与所述第一NMOS器件(30)的栅极(31)相连后接至输入端(34)；所述第二PMOS器件(20)的栅极(21)与所述第二NMOS器件(40)的栅极(41)相连后接至输入端(35)；所述第二PMOS器件(20)的漏极(23)接输出端(36)；所述第一NMOS器件(30)的漏极(32)与第二NMOS器件(40)的漏极(42)相连后接输出端(36)，所述第一NMOS器件(30)的源极(33)与所述第二NMOS器件(40)的源极(43)相连后接低电位端(38)；其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的栅极沟道层中与源极和漏极中的主要带电离子为相同型态；所述第一NMOS器件(30)和第二NMOS器件(40)的栅极沟道层中与源极和漏极中的主要带电离子为相同型态；其中，第一PMOS器件(10)和第二PMOS器件(20)、第一NMOS器件(30)和第二NMOS器件(40)的衬底为硅，所述栅极沟道层中离子掺杂的浓度为1E14到1E15/cm³，所述源极和漏极中离子掺杂浓度为1E19到4E21/cm³，在无外加电压热平衡状态下，栅极沟道层与两侧的源极和漏极之间形成电位差小于0.55伏特的势垒，低于半导体的能带间隙的一半。

2.根据权利要求1所述的半导体器件逻辑电路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的栅极沟道层中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。

3.根据权利要求1所述的半导体器件逻辑电路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的源极和漏极中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。

4.根据权利要求1所述的半导体器件逻辑电路，其特征在于：第一NMOS器件(30)和第二NMOS器件(40)的栅极沟道层中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。

5.根据权利要求1所述的半导体器件逻辑电路，其特征在于：第一NMOS器件(30)和第二NMOS器件(40)的源极和漏极中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。

6.根据权利要求1所述的半导体器件逻辑电路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)置于N型阱中。

7.根据权利要求6所述的半导体器件逻辑电路，其特征在于：所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。

8.根据权利要求7所述的半导体器件逻辑电路，其特征在于：所述N型阱中离子掺杂物的浓度为1E16到2E19/cm³。

9.根据权利要求1所述的半导体器件逻辑电路，其特征在于：所述第一NMOS器件(30)和第二NMOS器件(40)置于P型阱中。

10.根据权利要求9所述的半导体器件逻辑电路，其特征在于：所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。

11.根据权利要求10所述的半导体器件逻辑电路，其特征在于：所述P型阱中离子掺杂物的浓度为1E16到2E19/cm³。