[发明专利]晶体管反熔丝器件无效

专利信息
申请号: 200610005460.9 申请日: 2006-01-18
公开(公告)号: CN1828775A 公开(公告)日: 2006-09-06
发明(设计)人: D·W·舒尔特;T·麦马洪;D·D·哈尔 申请(专利权)人: 惠普开发有限公司
主分类号: G11C17/18 分类号: G11C17/18
代理公司: 中国专利代理(香港)有限公司 代理人: 杨凯;张志醒
地址: 美国德*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 在一个实施例中,一种方法提供双极结型晶体管,其连接到第一电源(204)。第二电源用来导通双极结型晶体管(202)。并且,使双极结型晶体管(202)过度激励。
搜索关键词: 晶体管 反熔丝 器件
【主权项】:
1.一种方法,包括:提供(102)双极结型晶体管(202),将其连接到第一电源(204);利用(104)第二电源导通所述双极结型晶体管;以及过度激励(106)所述双极结型晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普开发有限公司,未经惠普开发有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610005460.9/,转载请声明来源钻瓜专利网。

同类专利
  • 反熔丝存储阵列编程方法及编程机台-202310771101.8
  • 杨柳 - 长鑫存储技术有限公司
  • 2023-06-26 - 2023-10-03 - G11C17/18
  • 本公开涉及反熔丝结构编程领域,特别涉及一种反熔丝存储阵列编程方法及编程机台,反熔丝存储阵列编程方法应用于反熔丝编程机台,包括:生成反熔丝编程机台可识别的机台编程文件,获取待编程芯片的数量、每一待编程芯片中的待编程反熔丝单元的数量;获取地址转换功能单次浏览机台编程文件中的可编程反熔丝单元的数量;获取地址转换功能完全识别机台编程文件的浏览次数;以待编程芯片的数量和可编程反熔丝单元的数量为循环参数配置第一循环,基于第一循环执行编程直至对地址转换功能单次浏览机台编程文件中可编程反熔丝单元的数量完成编程;以浏览次数为循环参数配置第二循环,基于第二循环执行编程直至对所有待编程反熔丝单元的数量完成编程。
  • efuse的编程控制方法及efuse控制器-202310735646.3
  • 李全磊;王潘丰;王海力 - 京微齐力(北京)科技股份有限公司
  • 2023-06-20 - 2023-10-03 - G11C17/18
  • 本申请提供了一种efuse的编程控制方法及efuse控制器,涉及集成电路技术领域。该方法包括:读取efuse中的信息,信息包括数据锁存字段的数值、第一efuse数据和第一循环冗余校验(Cyclic Redundancy Check,CRC)参考值,数据锁存字段的数值用于指示efuse中是否存在需要编程的比特位;在数据锁存字段的数值为有效值的情况下,根据第一efuse数据,确定第一CRC实际值;在第一CRC参考值与第一CRC实际值一致的情况下,通过第一efuse数据配置芯片。如此,能够保证efuse中的数据是正确的,避免芯片的功能错误,保证芯片的稳定性。
  • 反熔丝存储单元状态检测电路及存储器-202010687680.4
  • 季汝敏 - 长鑫存储技术有限公司
  • 2020-07-16 - 2023-09-12 - G11C17/18
  • 本公开提供一种反熔丝存储单元状态检测电路及存储器,电路包括:放大器,第一输入端连接第一参考电压,第二输入端连接第一节点,输出端连接第二节点;反熔丝存储单元阵列,包括多个位线均连接第一节点、字线均连接控制器的反熔丝存储单元子阵列,反熔丝存储单元子阵列包括多个反熔丝存储单元;第一开关元件,第一端连接电源,第二端连接第一节点,控制端连接第二节点;第二开关元件,第一端连接电源,第二端连接第三节点,控制端连接第二节点;第三开关元件,第一端连接第三节点,第二端接地,控制端连接控制器;比较器,第一输入端连接第三节点,第二输入端连接第二参考电压。本公开实施例可以提高反熔丝存储单元存储状态检测的准确度。
  • 反熔丝存储单元状态检测电路及存储器-202010688530.5
  • 季汝敏 - 长鑫存储技术有限公司
  • 2020-07-16 - 2023-09-12 - G11C17/18
  • 本公开提供一种反熔丝存储单元状态检测电路及存储器,电路包括:第一电流模块,第一端通过第一节点连接反熔丝存储单元阵列,第二端连接第二节点,第一电流模块用于通过第二节点输出检测电流,检测电流与反熔丝存储单元阵列中待测反熔丝存储单元的阻值相关;第二电流模块,第一端通过第三节点连接参考电阻的第一端,第二端连接第四节点,参考电阻的第二端接地,第二电流模块用于通过第四节点输出参考电流,参考电流与参考电阻的阻值相关;比较器,第一输入端连接第二节点,第二输入端连接第四节点,用于检测待测反熔丝存储单元的存储状态。本公开实施例可以提高反熔丝存储单元存储状态检测的准确度。
  • 熔丝分辨电路及模数转换器-202310754100.2
  • 胡永菲;雷郎成;刘虹宏;廉鹏飞;金森磊;孔泽斌 - 重庆吉芯科技有限公司
  • 2023-06-25 - 2023-08-29 - G11C17/18
  • 本发明提供一种熔丝分辨电路及模数转换器,所述熔丝分辨电路包括可调电阻模块及偏置模块;在本发明中,基于可调电阻模块及偏置模块设计熔丝分辨电路,通过可调电阻模块对负载电流进行电流‑电压转换,得到大小可调的熔丝分辨电压,熔丝分辨电压作为熔丝状态信号的参考电压,便于熔丝状态的比较分辨,通过可调电阻模块将熔丝分辨阻抗变成可调的,在批量生产过程中可以根据可靠性试验后的结果调整其分辨率,保证了熔丝状态的可靠分辨,提高了熔丝分辨电路的灵活性与适用性;将其应用到模数转换器中时有利于提高模数转换器在恶劣环境中长期工作能力,对其工作可靠性也有所提高,同时不用采用特殊工艺,满足在常规CMOS上生产高性能模数转换器的要求。
  • 一种用于OTP编程的多功能电压切换电路-201811398968.9
  • 山永启;周骏;王龙峰;张潭;姚评 - 四川知微传感技术有限公司
  • 2018-11-22 - 2023-08-25 - G11C17/18
  • 本发明公开了一种用于OTP编程的多功能电压切换电路,所述切换电路包括:高电压选择电路、开关控制电路、第一PMOS开关、第二PMOS开关和逻辑判断电路;所述切换电路的引脚包括:VPP、VDD、PRGM、VPRG和SLG;将OTP编程引脚编程/非编程电压的切换功能集成到芯片内部实现,因此终测时无需芯片外部电压切换电路,简化了设计;同时,OTP的编程引脚在非编程时,可以复用为一个逻辑控制引脚,节省芯片引脚资源。
  • 控制向存储元件的通过电流的半导体装置-202180080777.1
  • 长仓辉和 - 株式会社村田制作所
  • 2021-11-01 - 2023-08-15 - G11C17/18
  • 具备串联连接在被供给电源电压的电源端子与接地之间的存储元件、在所述电源端子与所述接地之间与所述存储元件串联连接的第1晶体管、以及向所述第1晶体管的栅极供给用于向所述存储元件流动电流的第1控制电压的第1控制电路,所述第1控制电路在所述电源电压是用于使所述存储元件的电阻值变化的电压值的情况下,向所述第1晶体管的栅极供给第1电压值的所述第1控制电压,在所述电源电压是用于读取所述存储元件的电阻值的电压值的情况下,向所述第1晶体管的栅极供给绝对值比所述第1电压值大的第2电压值的所述第1控制电压。
  • 反熔丝存储阵列电路及存储器-202310595776.1
  • 胡嘉伦 - 长鑫存储技术有限公司
  • 2023-05-22 - 2023-08-08 - G11C17/18
  • 本公开提供一种反熔丝存储阵列电路及存储器。反熔丝存储阵列电路包括:反熔丝存储阵列,反熔丝存储阵列包括阵列排布的多个反熔丝存储单元和多条位线,每条位线耦接一列反熔丝存储单元;电平置位电路,电平置位电路与每条位线耦接,电平置位电路被配置为当反熔丝存储阵列处于空闲状态时,将每条位线的电平置为预设电平。由于在空闲状态下每条位线的电平确定,避免了反熔丝存储阵列由空闲状态转换为工作状态时因瞬态电流过大而烧毁,从而降低了存储器的故障率。
  • 一种针对JTAG编程型OTP配置芯片的编程器-202310439129.1
  • 田元波;张秀均;宋林峰;季振凯;晏慧强;王元昊 - 无锡中微亿芯有限公司
  • 2023-04-21 - 2023-07-25 - G11C17/18
  • 本申请公开了一种针对JTAG编程型OTP配置芯片的编程器,涉及半导体技术领域,该编程器中的FPGA主控模块将一组待编程数据通过编程器的JTAG编程接口写入待编程配置芯片内部的寄存器,且FPGA主控模块控制电压控制模块,通过供电模块内部不同的供电单元利用编程器的第一供电接口和第二供电接口向待编程配置芯片提供不同编程阶段所需的供电电压。该编程器针对JTAG编程型OTP配置芯片的特性设计,通过内部的FPGA主控模块与电压控制模块的配合,实现了JTAG编程指令与烧写电压时序的一致性,可以完成对JTAG编程型OTP配置芯片的高效、稳定的编程,具有重要的理论意义和工程实践应用价值。
  • 一种访问OTP存储器的电路-201710156190.X
  • 杨燕;王海时;李英祥;彭映杰;王滨 - 成都信息工程大学
  • 2017-03-16 - 2023-07-14 - G11C17/18
  • 本发明提出了一种访问OTP(一次可编程)存储器的电路,通过配置访问OTP存储器指令产生对应访问OTP存储器的接口时序,实现对OTP存储器的编程、读取、唤醒、复位、睡眠操作。同时,在对OTP存储器编程操作中,针对对OTP编程地址的冗余处理及在编程操作中采取对同一个地址多次施加脉冲电压进行编程,采用编程算法模块电路对编程算法进行控制,极大程度解决了访问OTP存储器时容易出现编程出错的问题,大大提高了OTP存储器的可靠性,最大程度实现对OTP存储器利用。
  • 一种适用于MTM反熔丝PROM的读出电路-202211557130.6
  • 王文;孙杰杰;赵桂林 - 中国电子科技集团公司第五十八研究所
  • 2022-12-06 - 2023-07-07 - G11C17/18
  • 本发明公开一种适用于MTM反熔丝PROM的读出电路,属于半导体集成电路领域,包括隔离管N1、预充管P0、下拉管N0、限压保护电阻R0、识别反相器INV1、常规反相器INV2、编程控制信号Prog_VC和读出使能信号SA_EN。增加的限压保护电阻远R0大于MTM反熔丝的编程后电阻,但又远小于MTM反熔丝的未编程电阻。当存储单元中存储数据0,MTM反熔丝未被编程,电阻极高。在进行读出操作时,限压保护电阻可以有效降低MTM反熔丝两端的电压差,从而实现对未编程MTM反熔丝的保护,提高MTM反熔丝PROM存储器的可靠性。
  • 一种存储器及其读取方法-202310311674.2
  • 季汝敏 - 长鑫存储技术有限公司
  • 2023-03-28 - 2023-06-16 - G11C17/18
  • 本公开实施例提供了一种存储器及其读取方法,该存储器包括:熔丝阵列、控制信号产生电路和读取电路;控制信号产生电路被配置为接收复位信号,并基于复位信号向读取电路输出第一控制信号;其中,复位信号用于指示存储器执行复位操作;复位信号在第一时刻从有效电平翻转为无效电平;读取电路与控制信号产生电路连接,被配置为根据第一控制信号在第二时刻开始读取熔丝阵列中的目标熔丝单元中存储的熔丝数据;第二时刻与第一时刻之间存在时间间隔。
  • 采用二极管电路以减小面积的一次性可编程(OTP)存储器单元电路以及相关的OTP存储器单元阵列电路和方法-202180068161.2
  • H·李;A·C·科塔;A·斯里坎特 - 高通股份有限公司
  • 2021-09-10 - 2023-06-13 - G11C17/18
  • 一种OTP存储器单元电路包括读取访问开关,该读取访问开关被耦合至读取电流路径中的熔丝,以允许读取电流在读取操作期间流过该熔丝。能够在写入操作中切断的该读取访问开关根据该读取电流来确定大小,以减少可能导致不可靠结果的泄漏电流。被耦合至该读取访问开关和该熔丝之间的节点的二极管电路提供通过该熔丝的写入电流路径,该写入电流路径不同于该OTP存储器单元电路中的该读取电流路径。该二极管电路被配置为通过包括该熔丝的该写入电流路径来驱动写入电流,该写入电流足以在写入操作中使该熔丝熔断。与该OTP存储器单元电路中的可比驱动强度的写入访问晶体管相比,该二极管电路占用更小的面积。
  • 开关控制电路、芯片及电子设备-202211721712.3
  • 陈睿鹏;黄令华 - 圣邦微电子(北京)股份有限公司
  • 2022-12-30 - 2023-04-28 - G11C17/18
  • 本公开提供了一种开关控制电路、芯片及电子设备,其中开关控制电路包括:第一晶体管、第二晶体管、第三晶体管、使能逻辑电路、第一控制电路、第二控制电路、斜率控制电路和反馈控制电路,第一晶体管的控制极由第一控制电路控制,第一控制电路控制第一晶体管的开启和关闭;第二晶体管的控制极由第二控制电路控制,第二控制电路控制第二晶体管的开启和关闭;第三晶体管的控制极由斜率控制电路控制,斜率控制电路通过设置电容阵列的电容值控制AVDD电压的上升斜率;使能逻辑电路根据使能信号和反馈信号,控制第一控制电路、第二控制电路和斜率控制电路的开启和关闭。
  • 一种用于校准模拟集成电路的方法及装置-201510579583.2
  • 陈晓龙;林建辉;沈煜 - 四川易冲科技有限公司
  • 2015-09-11 - 2023-04-18 - G11C17/18
  • 本发明涉及一种用于校准模拟集成电路的方法及装置。其装置包括:熔断控制单元接收用于校准模拟集成电路的第一信息,在逻辑控制单元的烧写使能信号的控制下,输出熔断信号;存储单元阵列根据熔断信号,存储第二信息,通过检测节点输出第二信息;存储信息检测单元根据逻辑控制单元的检测使能控制信号,通过检测节点读取存储的第二信息;逻辑控制单元用于向熔断控制单元输出烧写使能信号,及向存储信息检测单元输出检测使能控制信号,并判断第二信息和第一信息是否一致,确定是否烧写成功;在模拟集成电路工作期间,输出存储的第二信息。本发明通过设置模拟集成电路中存储单元阵列的值来校准其性能,进而减小工艺偏差对电路性能产生的影响。
  • 一种用于校准模拟集成电路的方法及装置-201610571503.3
  • 陈晓龙;林建辉;夏磊 - 四川易冲科技有限公司
  • 2016-07-18 - 2023-04-18 - G11C17/18
  • 本发明涉及一种用于校准模拟集成电路的方法及装置,该方法包括:根据烧写控制信号,存储模拟集成电路的校准信息;根据熔丝检测选通信号,通过检测节点输出所述校准信息以便于进行检测,检测后输出检测结果输出信号;其中,地址选择信号和读使能信号组成所述熔丝检测选通信号,所述地址选择信号和写使能信号组成所述烧写控制信号。本发明中,当需要更改存储单元位数时,只需更改存储单元阵列中的存储单元复用数目,并且在逻辑控制单元代码中增加相应的地址选择控制即可,明显地提高存储电路的设计效率以及模块的稳定性。
  • 具有安全存取密钥的半导体装置及相关方法和系统-202080075958.0
  • N·J·迈尔;B·P·万莱文 - 美光科技公司
  • 2020-10-09 - 2023-03-31 - G11C17/18
  • 描述一种存储器装置、包含存储器装置的系统及操作存储器装置的方法,其中可实施安全性措施以基于安全存取密钥来控制对所述存储器装置的熔丝阵列(或其他安全特征)的存取。在一些情况下,客户可定义用户定义的存取密钥且将其存储在所述熔丝阵列中。在其它情况下,所述存储器装置的制造商可定义制造商定义的存取密钥(例如,基于熔丝识别(FID)的存取密钥,秘密存取密钥),其中与所述存储器装置耦合的主机装置可根据某些协议获得所述制造商定义的存取密钥。所述存储器装置可将引导到所述存储器装置的命令中所包含的存取密钥与所述用户定义的存取密钥或所述制造商定义的存取密钥进行比较以基于所述比较确定是否准许或禁止执行所述命令。
  • 高可靠低成本快速读写OTP存储器及数据读写方法-202211724907.3
  • 彭泽忠;毛军华 - 成都凯路威电子有限公司
  • 2022-12-30 - 2023-03-28 - G11C17/18
  • 高可靠低成本快速读写OTP存储器及数据读写方法,涉及集成电路技术,本发明的高可靠低成本快速读写OTP存储器包括由M×N个反熔丝存储模块构成的阵列,M和N皆为大于2的整数,每个反熔丝存储模块包括第一存储单元和第二存储单元,第二存储单元由第二选择MOS管、第二隔离MOS管、第二栅电容和第二检测MOS管构成,第二选择MOS管的一个有源端连接所在列的第一列线,另一个有源端接第二检测MOS管的栅端;第二检测MOS管的一个有源端接第一列线,另一个有源端接第二列线,栅端通过第二隔离MOS管连接第二栅电容的有源端;所述栅电容由一个栅板、一个有源区和二者之间的栅氧化层构成。本发明从根本上克服的电荷串扰引起的误读。
  • 一种反熔丝编程器及编程方法-202310108548.7
  • 吴方明;李威;王佐;兰秋健 - 成都市硅海武林科技有限公司
  • 2023-02-14 - 2023-03-21 - G11C17/18
  • 本发明公开一种反熔丝编程器及编程方法,该反熔丝编程器包括:转接板,用于连接反熔丝;电压输入模块,连接所述转接板,并为所述反熔丝提供测试电压;电压采集模块,连接所述转接板,并用于采集所述反熔丝的第一电压,所述第一电压为所述反熔丝接入所述测试电压后的实际电压;编程模块,连接所述转接板,并用于为所述反熔丝提供编程数据;控制模块,连接所述电压采集模块以及所述编程模块,并响应所述第一电压来控制所述编程模块输出编程数据;能够对编程电压进行实时监控,能够根据实际电压情况自适应调整编程数据。
  • 一种适用于芯片Fuse写入的控制电路-202210534551.0
  • 张吉儒;叶兆屏 - 上海摩芯半导体技术有限公司
  • 2022-05-17 - 2023-03-10 - G11C17/18
  • 本发明公开一种适用于芯片Fuse写入的控制电路,具体来说是适用于可编程FT(Final Test,FT)Trimming个数的写逻辑设计电路,FT Trimming电路包括电平移位及滤波电路,写逻辑电路,Poly Fuse电路,读逻辑电路,所述的电平移位及滤波电路用于将输入的数据信号DATA和时钟信号CLK转换为芯片内部电压即数据信号DATA_IN和时钟信号CLK_IN。所述的写逻辑电路给出一种可编程行列点阵即N行M列,可任意设计FT fuse的个数,自由度更高,本发明的Trim有效时间为整个CLK周期内,为了节省总Trim的时间,可将CLK的周期缩短,且本发明设计的写逻辑简单易懂,便于操作。
  • 半导体装置-202210523296.X
  • 苏信文;林士豪;林祐宽;洪连嵘;王屏薇 - 台湾积体电路制造股份有限公司
  • 2022-05-13 - 2022-09-20 - G11C17/18
  • 半导体装置包括在有源区上方的编程字元线和读取字元线。编程字元线和读取字元线中的每一者沿着线方向延伸。此外,编程字元线接合第一晶体管通道,并且读取字元线接合第二晶体管通道。半导体装置还包括在编程字元线上方并且电性连接至编程字元线的第一金属线和在读取字元线上方并且电性连接至读取字元线的第二金属线。半导体装置还包括在第一有源区上方并且电性连接至第一有源区的位元线。此外,编程字元线沿着垂直于线方向的通道方向具有第一宽度;读取字元线沿着通道方向具有第二宽度;以及第一宽度小于第二宽度。
  • 一种抗辐照PROM低功耗读出电路及方法-202210819166.0
  • 刘祥远;蔡磊;杨国庆;陈强;傅祎晖;谈斌 - 湖南融创微电子有限公司
  • 2022-07-13 - 2022-09-20 - G11C17/18
  • 本发明属于芯片配置技术领域,提供一种抗辐照PROM低功耗读出电路及方法,其中,所述读出电路包括:存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器;参考电压电路的第一端、存储阵列的第一端分别与灵敏放大器的第一端连接,参考电压电路的第二端、存储阵列的第二端连接后与刷新控制器的第一端连接;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声。本发明消除PROM累积及瞬态噪音,适应范围广。
  • 一种反熔丝地址解码电路、操作方法以及存储器-202210350507.4
  • 季汝敏 - 长鑫存储技术有限公司
  • 2022-04-02 - 2022-08-16 - G11C17/18
  • 本公开实施例公开了一种反熔丝地址解码电路、操作方法以及存储器,其中,所述反熔丝地址解码电路包括:预解码模块,用于解码反熔丝存储阵列的编程地址并输出编程地址预解码信号;电平位移模块,耦接到所述预解码模块,用于将所述编程地址预解码信号进行升压,并输出升压信号;编程地址解码模块,接收所述升压信号,用于对所述升压信号解码并输出编程地址信号。
  • 动态随机存取存储器及其程序化方法-202110108574.0
  • 陈朝阳;董明圣 - 珠海南北极科技有限公司
  • 2021-01-27 - 2022-07-08 - G11C17/18
  • 本发明涉及一种动态随机存取存储器及其程序化方法,其分为两个阶段。在第一阶段中,击穿该动态随机存取存储器的记忆单元的电容,以使该动态随机存取存储器成为一次可程序化存储器。在第二阶段中,降低被击穿的电容的阻值,以使该记忆单元的状态资料可以更容易被判读。因此本发明可提供一种小面积的一次可程序化存储器。
  • OTP存储器阵列读写操作方法-202210280472.1
  • 毛军华 - 成都凯路威电子有限公司
  • 2022-03-22 - 2022-06-28 - G11C17/18
  • OTP存储器阵列读写操作方法,涉及集成电路技术,本发明的OTP存储器阵列由M×N个OTP存储器组成,所述OTP存储器包括存储MOS管、第一MOS管、第二MOS管和检测MOS管,检测MOS管的控制端与第二MOS管的第一电流连接端连接于参考点;对所述OTP存储器阵列进行写入操作的方法包括下述步骤:W1:在存储控制点加高电平;W2:针对选中的OTP存储器,开启各隔离MOS管和第二MOS管,使选中的OTP存储器的存储MOS管的栅电容形成击穿,实现数据写入。本发明大幅度提高了存储器阵列的读写速度,并且节省了现有技术所需要的电位转换电路,降低了成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top