[发明专利]半导体存储器

摘要

6晶体管型SRAM存储单元一直多采用横型存储单元布局，但因是横长形，例如当使位线为第2或第3层布线时，前者在横向延伸的字线与VSS电源在同一层中靠近地并排延伸，从而字线寄生电容增大和布线微粒引起的成品率降低；后者的位线被VSS电源与VDD电源夹着并排延伸，从而位线寄生电容增大。本发明分别用第2、第3、第4层布线配置正/负位线、字线、VSS电源布线，并将VDD电源布线配置在正/负位线之间。另外，分别用第2、第3、第4层布线配置字线、正/负位线、VSS电源布线，并将VDD电源布线配置在正/负位线之间。另外，分别用第2、第3、第4、第5层布线配置VDD电源布线、正/负位线、字线、VSS电源布线。另外，分别用第2、第3、第4、第5层布线配置正/负位线、VDD电源布线、字线、VSS电源布线。

主权项

1、一种半导体存储器，它是具备在半导体衬底上配置成矩阵状，每一个都是由一对存取晶体管、一对驱动晶体管和一对负载晶体管构成，各个区都是在上述半导体衬底上以第2导电类型的阱区被夹在2个第1导电类型的阱区之间的方式，3个上述阱区在行方向并排形成的、呈在行方向上长形的单元区，在上述单元区内的2个上述第1导电类型的阱区的每一个区内各形成1个上述存取晶体管和1个上述驱动晶体管，在上述第2导电类型的阱区内形成上述一对负载晶体管的多个CMOS型SRAM单元，并且在构成上述CMOS型SRAM单元的晶体管的上部设置多个布线层的半导体存储器，其特征在于：设置了：在多个布线层中的1个上述布线层中形成的，分别在列方向上延伸、与同一列的上述CMOS型SRAM单元连接，在行方向上并排配置的多条成对的位线；在与上述位线同层的上述布线层中形成的，分别配置在上述成对的位线之间、与同一列的上述CMOS型SRAM单元连接的多条高电位侧电源布线；在比上述位线靠上1层的上述布线层中形成的，分别在行方向上延伸、与同一行的上述CMOS型SRAM单元连接的，在列方向上并排配置的多条字线；以及在比上述字线靠上1层的上述布线层中形成的，与上述CMOS型SRAM单元连接的低电位侧电源布线。