[发明专利]半导体装置的制造方法无效
| 申请号： | 200410008908.3 | 申请日： | 2004-03-15 |
| 公开（公告）号： | CN1536649A | 公开（公告）日： | 2004-10-13 |
| 发明（设计）人： | 黄昌渊;金东锡;郑镇基 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 王学强 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明关于一种用以形成半导体组件的储存节点的方法。该方法包含下列步骤：(a)形成许多位线图案，其各自包含依序堆栈在基板结构表面上的导线和硬式屏蔽；(b)沿着包含位线图案的纵深，依序形成第一障壁层和第一层间绝缘层，直到填满位线图案之间的空间；(c)蚀刻第一层间绝缘层，直到在位线图案之间的各空间上，剩余部分的第一层间绝缘层；(d)在第一层间绝缘层和第一障壁层之上，形成第二障壁层；及(e)蚀刻第一和第二障壁层和剩余的第一层间绝缘层，以曝露位在位线图案之间的基板结构的表面。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种用以形成半导体组件的储存节点的方法，包含下列步骤：形成许多位线图案，其各自包含依序堆栈在基板结构表面上的导线和硬式屏蔽；沿着包含位线图案的纵深，依序形成第一障壁层和第一层间绝缘层，直到填满位线图案之间的空间；蚀刻第一层间绝缘层，直到在位线图案之间的各空间上，剩余部分的第一层间绝缘层；在第一层间绝缘层和第一障壁层之上，形成第二障壁层；及蚀刻第一和第二障壁层和剩余的第一层间绝缘层，以曝露位在位线图案之间的基板结构的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410008908.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种纳米二氧化硅乳液及其制造方法和用途
- 下一篇：信息处理装置和方法及程序
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
