“黄昌渊”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]具有线型气隙的半导体器件及其制造方法-CN201410802272.3有效
发明人： 黄昌渊;姜相吉;赵日熙;朴大植;朴海中;权世汉 -专利权人：爱思开海力士有限公司
申请日： 2014-12-19 - 公布日： 2019-06-25 - 主分类号： H01L21/768 文献下载
摘要：一种制造半导体器件的方法包括：在衬底之上形成第一层间电介质层；通过刻蚀第一层间电介质层形成第一接触孔；形成填充第一接触孔的初步第一导电插塞；在初步第一导电插塞之上形成包括位线的位线结构；通过刻蚀初步第一导电插塞来形成第一导电插塞，使得在第一接触孔的侧壁和第一导电插塞之间形成间隙；在间隙中形成绝缘插塞；形成包括牺牲间隔件且从绝缘插塞的上部之上延伸至位线结构的侧壁之上的多层间隔件；形成与位线结构和第一导电插塞相邻的第二导电插塞，多层间隔件和绝缘插塞位于位线结构和第一导电插塞与第二导电插塞之间；以及通过去除牺牲间隔件在多层间隔件内形成线型气隙。
具有线型半导体器件及其制造方法

[发明专利]防病毒用复合膜及其制备方法-CN201580046690.7在审
发明人： 黄昌渊 -专利权人： UPC有限公司
申请日： 2015-08-27 - 公布日： 2017-05-17 - 主分类号： B32B27/06 文献下载
摘要：本发明涉及防病毒用复合膜及其制备方法。更具体地，涉及如下的防病毒用复合膜和防病毒用复合膜的制备方法，即，在上述防病毒用复合膜依次叠层有透气性膜层、粘结剂层以及无纺布层，相对于100重量份的聚乙烯树脂，上述透气性膜层包含20～40重量份的无机填充剂，上述无纺布层包含作为选自聚烯烃类无纺布中的任两种以上混合无纺布的双组份无纺布，并且上述防病毒用复合膜的制备方法包括：步骤a)，在挤出机对透气性膜用化合物组合物进行熔融挤出，并对通过T型模或圆形模具得到的圆板片进行延伸来制备透气性膜；步骤b)，在上述延伸而成的上述透气性膜的一侧面涂敷粘结剂；步骤c)，使作为选自聚丙烯纺粘或聚烯烃类无纺布中的任两种以上的混合无纺布的双组份无纺布粘结在涂敷有上述粘结剂的透气性膜；以及步骤d)，利用辊子来进行轧制。
病毒复合及其制备方法

[发明专利]透气性贴合保温材料-CN201580046556.7在审
发明人： 黄昌渊 -专利权人： 黄昌渊
申请日： 2015-08-27 - 公布日： 2017-04-26 - 主分类号： A01G9/14 文献下载
摘要：本发明涉及透气性贴合保温材料。更详细地涉及如下的透气性贴合保温材料，即，上述透气性贴合保温材料包括保温材料层(10)；铝涂敷层(20)，形成于保温材料层(10)的一面或两面；无纺布层(30)，形成于上述铝涂敷层(20)的上部；聚烯烃复合层(40)，层叠于上述无纺布层(30)的上部，由聚烯烃树脂和无机粒子的混合物制备而成。
透气性贴合保温材料

[发明专利]半导体器件及其制造方法-CN200910157621.X有效
发明人： 黄昌渊 -专利权人：海力士半导体有限公司
申请日： 2009-07-21 - 公布日： 2010-12-29 - 主分类号： H01L23/528 文献下载
摘要：本发明提供一种半导体器件及其制造方法。用湿式蚀刻法形成接触插塞。SAC的高宽比减小并且SAC失败减小，从而保证工序裕量。半导体器件包括：半导体基板，其包括有源区和限定有源区的器件隔离层；导电图案，其形成于半导体基板上；以及氮化物层，其与导电图案垂直地形成于半导体基板上。
半导体器件及其制造方法

[发明专利]用于制造半导体器件的方法-CN200710130157.6无效
发明人： 黄昌渊;李在煐 -专利权人：海力士半导体有限公司
申请日： 2007-07-20 - 公布日： 2008-07-02 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种用于制造半导体器件的方法。通过增大连接插塞触点孔并且避免在湿式清洗工序中由清洗溶液引起绝缘膜的损耗，所述方法能够在不损耗将连接插塞隔开的绝缘膜的情况下增大连接插塞的尺寸，并且可以有利地用于降低接触电阻。所述制造半导体器件的方法包括如下步骤：在半导体基板之上形成栅极，并且形成填充所述栅极之间的空间的层间绝缘膜；选择性地蚀刻所述层间绝缘膜，以形成连接插塞触点孔；优选地通过选择性的外延生长方法来形成填充所述连接插塞触点孔的第一连接插塞；在所述栅极之上形成具有悬挂结构的缓冲介电膜；以及在所述第一连接插塞之上形成第二连接插塞作为导电膜。
用于制造半导体器件方法

[发明专利]用于制造半导体器件的方法-CN200710130156.1无效
发明人： 黄昌渊;安炫 -专利权人：海力士半导体有限公司
申请日： 2007-07-20 - 公布日： 2008-07-02 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种用于制造半导体器件的方法，所述方法包括：在半导体基板之上形成凹式栅极；在所述凹式栅极的侧壁上形成栅极间隙壁；软性蚀刻连接插塞触点区域中的半导体基板，以形成具有圆形轮廓的凹陷部；在所述栅极间隙壁上以及所述凹陷部的侧壁上形成侧壁间隙壁；在所述半导体基板之上形成绝缘膜；选择性地蚀刻所述绝缘膜，以形成连接插塞接触孔；以及在所述连接插塞接触孔中填充导电层，以形成连接插塞。
用于制造半导体器件方法

[发明专利]半导体器件制造方法-CN200610162140.4无效
发明人： 黄昌渊 -专利权人：海力士半导体有限公司
申请日： 2006-12-06 - 公布日： 2007-07-11 - 主分类号： H01L21/768 文献下载
摘要：一种制造半导体器件的方法，包括形成多个位线图案，各位线图案具有双层硬掩模，所述双层硬掩模包括氮化物基层和无定形碳基层；形成填充在位线图案之间的平坦绝缘层，所述平坦绝缘层与氮化物基层齐平；在平坦绝缘层的预定部分上形成线型存储节点接触掩模；蚀刻平坦绝缘层以形成存储节点接触孔，各存储节点接触孔的上部宽于下部；在存储节点接触孔的侧壁上形成双层结构的存储节点接触间隔层；和形成填充存储节点接触孔的存储节点接触。
半导体器件制造方法

[发明专利]在半导体器件中形成存储节点接触塞的方法-CN200610090177.0有效
发明人： 黄昌渊;金亨涣;崔益寿;李海朾 -专利权人：海力士半导体有限公司
申请日： 2006-07-03 - 公布日： 2007-06-06 - 主分类号： H01L21/768 文献下载
摘要：提供了一种在半导体器件中形成存储节点接触塞的方法。该方法包括：在具有传导塞的基板之上形成层间绝缘层；使用至少线型存储节点接触掩模作为蚀刻掩模来蚀刻层间绝缘层的一部分以形成具有倾斜侧壁的第一接触孔；蚀刻在第一接触孔下的层间绝缘层的另一部分以形成暴露传导塞的第二接触孔，第二接触孔具有基本上竖直的侧壁；并填充第一和第二存储节点接触孔以形成存储节点接触塞。
半导体器件形成存储节点接触方法

[发明专利]用于在半导体器件中形成接触孔的方法-CN200510097524.8无效
发明人： 黄昌渊;李东德;崔益寿;李洪求 -专利权人：海力士半导体有限公司
申请日： 2005-12-30 - 公布日： 2006-12-27 - 主分类号： H01L21/311 文献下载
摘要：一种在半导体器件中形成接触孔的方法，包括：制备包括底结构的基板；形成绝缘层，使得所述绝缘层覆盖所述底结构；在所述绝缘层上形成富硅氧氮化物层；在所述富硅氧氮化物层上形成光阻剂图案；使用所述光阻剂图案作为蚀刻掩模来蚀刻所述富硅氧氮化物层，从而获得硬掩模；以及使用所述光阻剂图案和所述硬掩模作为蚀刻掩模来蚀刻所述绝缘层，以便形成暴露所述底结构的部分的接触孔。
用于半导体器件形成接触方法

[发明专利]在半导体器件中形成接触的方法-CN200410081892.9无效
发明人： 黄昌渊;崔奉浩;金正根 -专利权人：海力士半导体有限公司
申请日： 2004-12-31 - 公布日： 2005-07-20 - 主分类号： H01L21/768 文献下载
摘要：本发明揭示一种在半导体器件中形成接触的方法，包括下列步骤：在基板上形成位线；在包括该位线与该基板的基板结构上形成由高密度等离子体(HDP)氧化物制造的氧化物层；在所述氧化物层上形成硬掩模；以及执行蚀刻制程，用以形成储存节点接触，其中该蚀刻制程在位线、该氧化物层与该硬掩模形成预定厚度与预定张应力后被执行，使得该位线、该氧化物层与该硬掩模层的总压应力值少于举升现象的临界值。
半导体器件形成接触方法

[发明专利]半导体装置的制造方法-CN200410008908.3无效
发明人： 黄昌渊;金东锡;郑镇基 -专利权人：海力士半导体有限公司
申请日： 2004-03-15 - 公布日： 2004-10-13 - 主分类号： H01L21/82 文献下载
摘要：本发明关于一种用以形成半导体组件的储存节点的方法。该方法包含下列步骤：(a)形成许多位线图案，其各自包含依序堆栈在基板结构表面上的导线和硬式屏蔽；(b)沿着包含位线图案的纵深，依序形成第一障壁层和第一层间绝缘层，直到填满位线图案之间的空间；(c)蚀刻第一层间绝缘层，直到在位线图案之间的各空间上，剩余部分的第一层间绝缘层；(d)在第一层间绝缘层和第一障壁层之上，形成第二障壁层；及(e)蚀刻第一和第二障壁层和剩余的第一层间绝缘层，以曝露位在位线图案之间的基板结构的表面。
半导体装置制造方法

1
共 11 条