[发明专利]制造合并型半导体装置的方法无效
| 申请号： | 200410006762.9 | 申请日： | 2004-02-26 |
| 公开（公告）号： | CN1542906A | 公开（公告）日： | 2004-11-03 |
| 发明（设计）人： | 朴南奎 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/31;H01L21/265 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种制造合并型半导体装置的方法，该合并型半导体装置包括一逻辑区、一I/O(输入/输出)区以及一高压区，该方法以如下方式来简化制造工艺：在一半导体基板上形成一氧化物膜；蚀刻一高压N型阱形成区的氧化物膜以及一关键图案区的氧化物膜以便具有一起始厚度，接着执行离子注入工艺；蚀刻该结果材料的一高压P型阱形成区的氧化物膜以便具有一第二厚度，接着执行离子注入工艺；针对执行离子注入工艺后的该结果材料进行热扩散，以扩散注入的离子；在该高压区中形成一N型漂移区及一P型漂移区；以及使用该第一厚度的氧化物膜及该第二厚度的氧化物膜当做一光掩模，以执行一通道离子注入工艺，而不需要任何额外的光刻制造工艺。 | ||
| 搜索关键词： | 制造 合并 半导体 装置 方法 | ||
【主权项】：
1.一种制造合并型半导体装置的方法，该合并型半导体装置配备一逻辑区、一I/O区以及一高压区，该方法包括下列步骤：在一半导体基板上形成一氧化物膜；蚀刻一高压N型阱形成区的氧化物膜以及一关键图案区的氧化物膜以便具有一起始厚度，接着执行离子注入工艺；蚀刻所获得材料的一高压P型阱形成区的氧化物膜以便具有一第二厚度，接着执行离子注入工艺；针对执行离子注入工艺后的所获得材料进行热扩散，以扩散注入的离子；在该高压区中形成一N型漂移区及一P型漂移区；以及使用该第一厚度的氧化物膜及该第二厚度的氧化物膜当做一掩模，以执行一通道离子注入工艺，而不需要任何额外的光刻制造工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410006762.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
