[发明专利]以多相位低频讯号产生高频讯号的方法及相关装置无效
| 申请号： | 03147488.8 | 申请日： | 2003-07-14 |
| 公开（公告）号： | CN1571280A | 公开（公告）日： | 2005-01-26 |
| 发明（设计）人： | 陈昱辰 | 申请（专利权）人： | 扬智科技股份有限公司 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;H03L7/16 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 蒲迈文;黄小临 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种根据多个低频异相讯号产生一高频输出讯号的方法及相关装置，以实现倍频的功能。该方法是根据一锁相回路或一延迟锁定回路产生的多个异相低频输出讯号来产生多个低频异相的参考讯号；而在该多个参考讯号中，当讯号电平为高电平的讯号多于讯号电平为低电平的讯号时，使该输出讯号的讯号电平为一第一电平；当讯号电平为高电平的讯号少于讯号电平为低电平的讯号时，使该输出讯号的讯号电平为一相异的第二电平。这样一来，该输出讯号的频率就会是所述输入讯号频率的倍数。 | ||
| 搜索关键词： | 多相 低频 讯号 产生 高频 方法 相关 装置 | ||
【主权项】：
1.一种以多个低频参考讯号产生一高频输出讯号的方法，该方法包含有：接收多个参考讯号，其中各参考讯号的周期相同，各参考讯号间具有预设的相位差，且每一参考讯号在每一周期中，其讯号的电平会在一高电平及一低电平之间变化；以及在该多个参考讯号中，当讯号电平为高电平的参考讯号的个数大于讯号电平为低电平的参考讯号的个数时，使该输出讯号的讯号电平为一第一电平；当讯号电平为低电平的参考讯号的个数大于讯号电平为高电平的参考讯号的个数时，使该输出讯号的讯号电平为一第二电平，且该第一电平与该第二电平实质相异。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于扬智科技股份有限公司，未经扬智科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03147488.8/，转载请声明来源钻瓜专利网。
- 上一篇：维生素功能性饮料及制作方法
- 下一篇：多通道光解制氢催化剂性能快速评测装置
- 同类专利
- 一种锁相方法及系统-202110357575.9
- 纪锋;刘栋;谷怀广;高路;林畅 - 全球能源互联网研究院有限公司;国家电网有限公司;国网北京市电力公司
- 2021-04-01 - 2023-10-27 - H03L7/06
- 本发明提供的锁相方法及系统，方法包括：结合第一相角反馈量，对待锁相的电气参量进行锁相，得到待锁相的电气参量的角频率及第一相角，结合第二相角反馈量，对待锁相的电气参量进行锁相，得到补偿相角，将待锁相的电气参量的角频率进行滤波，以抑制电压振荡，利用补偿相角对将滤波后的角频率进行积分得到的积分相角进行补偿，实现待锁相的电气参量与理想电压源之间的相位差，从而得到待锁相的电气参量的角频率及相角。
- 一种实现数据同步的装置和方法-201811564486.6
- 李鹏 - 深圳市中兴微电子技术有限公司
- 2018-12-20 - 2023-09-05 - H03L7/06
- 本发明公开了一种实现数据同步的装置和方法，其中，所述装置包括：多射频芯片间同步电路，和/或，单芯片内多通道同步电路；其中，所述多射频芯片间同步电路，用于实现多个射频芯片间的工作时钟同步；所述单芯片内多通道同步电路，用于实现单芯片内多个通道的数据同步。本发明能够满足数据同步输入输出的要求，保证数据传递速度一致。
- 用于旋转行波振荡器的频率调谐的装置和方法-201780061716.4
- H·尚南 - 美国亚德诺半导体公司
- 2017-09-29 - 2023-08-22 - H03L7/06
- 本文提供用于旋转行波振荡器(RTWO)的频率调谐的装置和方法。在某些配置中，分布式量化调谐用于调谐RTWO的频率。RTWO包括分布在RTWO环周围的多个片段，并且片段包括调谐电容器和其他电路。分布式量化频率调谐用于使用可单独控制的代码值来控制RTWO的片段中的调谐电容器，从而增强RTWO的频率步长或分辨率。此外，在包括彼此锁定以减少相位噪声的多个RTWO环的配置中，分布式量化频率调谐可用于将调谐电容器单独设置在彼此耦合的多个RTWO环上。
- 一种自动跟随的音频锁相环数字时钟输出电路-202320184509.0
- 钱君;刘树文 - 武汉雅极韵科技有限公司
- 2023-01-29 - 2023-08-22 - H03L7/06
- 本实用新型涉及一种自动跟随的音频锁相环数字时钟输出电路，包括内部时钟电路、锁相环处理电路、数据采集控制电路和电源电路，数据采集控制电路与逻辑控制电路电连接，数据采集控制电路与锁相环处理电路电连接，内部时钟电路与锁相环处理电路电连接，电源电路与5V电源电连接，电源电路分别与内部时钟电路、锁相环处理电路和数据采集控制电路电连接。采用锁相环处理电路，使用一个内部时钟电路解决音频电路复杂多样的时钟要求，大大简化了数字音频电路的电路结构，通过采用锁相环处理电路可以大大降低时钟信号的抖动，提高数字音频电路的时钟信号质量，让音质更好，根据正在播放的音频信号自动跟随需要的时钟信号，大大提高了电路的可靠性。
- 一种时钟抖动产生装置-201911310613.4
- 杨万渝;梁超;邓清文;戴志坚 - 电子科技大学
- 2019-12-18 - 2023-05-30 - H03L7/06
- 本发明公开了一种时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。
- 用于同轴网络中节点设备的同步的方法和系统-201780075718.9
- 卡尔·卡尔松 - 因库艾克斯网络公司
- 2017-12-08 - 2023-04-28 - H03L7/06
- 用于同步数据通信网络的方法，该数据通信网络包括多个节点设备(n
- 一种延时线相位漂移消除系统及方法-201910934479.9
- 李斌;徐辉;陈国伟;任凤朝;张晓阳;邓向科 - 西安空间无线电技术研究所
- 2019-09-29 - 2023-03-28 - H03L7/06
- 一种延时线相位漂移消除系统及方法，属于电子技术领域。本发明基于微波射频二倍频与混频，利用二倍频和混频对消相位漂移，也即，基于微波射频二倍频与混频的方法，采用两个同样的延时线，将两次延时后的信号和单次延时后再二倍频的信号混频，从而实现对消延时线相位漂移的同时保留原微波射频信号。不使用环路控制，仅采用传统微波电路，无鉴相、反馈等电路，实现简单且具有很强的实用性，并且其应用范围不受移相器等器件的相位补偿范围的限制。而传统方法需要对控制环路、鉴相及反馈等进行设计，过程较为复杂。
- 全相参基准信号产生电路、组合电路及控制方法-202211715277.3
- 刘武广;张文锋;王燕;陈安军;陈昌锐;侯照临;王枫;唐晶晶;邱一峰 - 中国电子科技集团公司第二十九研究所
- 2022-12-30 - 2023-03-14 - H03L7/06
- 本发明公开了一种全相参基准信号产生电路、组合电路及控制方法，该电路包括依次环路连接的锁相环芯片、环路滤波器、电压‑频率器件和交叉选择模块构成的锁相环，由锁相环的射频通道输出端和参考通道输出端作为第一信号输出端和第二信号输出端，由设置于所述电压‑频率器件与所述交叉模块之间的分路器引出第三信号输出端。本发明通过交叉选择可按需选取电压‑频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系，由此，选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个全相参考信号，解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
- 锁频环及其输出信号的振荡频率校正方法-202210307769.2
- 陈建玮;薛育理;洪兆庆 - 联发科技股份有限公司
- 2022-03-25 - 2022-12-13 - H03L7/06
- 提供了一种锁频环(FLL)及其输出信号的振荡频率校正方法。FLL包括至少一个开关电容电路、第一电阻器组、第二电阻器组、判断电路和控制电路。至少一个开关电容电路包括至少一个电容器，根据FLL的输出信号的振荡频率切换至少一个电容器的连接。第一电阻器组提供第一电阻值，第二电阻器组提供第二电阻值。判断电路根据第一电阻值与第二电阻值产生判断结果。控制电路根据判断结果产生至少一个控制信号以校正第一电阻值与第二电阻值中的至少一者。基于第一电阻值和第二电阻值中的至少一者和至少一个电容器确定振荡频率。
- 一种多路输出锁相时钟系统-202221297135.5
- 张宇;刘全飞;喻竞;臧东丽 - 成都联云创想科技有限公司
- 2022-05-26 - 2022-11-11 - H03L7/06
- 本实用新型公开了一种多路输出锁相时钟系统，包括第一信号处理模块、第二信号处理模块、锁相模块、信号分离模块、第一电源模块以及第二电源模块；第一信号处理模块电性连接至外部的时钟源，且第一信号处理模块分别与第二信号处理模块和锁相模块电性连接，锁相模块分别与第二信号处理模块和信号分离模块电性连接，第一电源模块与锁相模块电连接，第二电源模块与第一信号处理模块电连接。本实用新型实现了多路时钟信号的输出，降低了需要多个时钟源的工作系统的复杂程度。
- 具有电荷泵斩波功能的差分PLL-201780080951.6
- 德米特里·彼得罗夫 - 华为技术有限公司
- 2017-12-04 - 2022-09-23 - H03L7/06
- 根据第一示例方面，提供了一种电荷泵电路，所述电荷泵电路包括第一斩波器电路，所述第一斩波器电路用于：以斩波频率在第一与第二斩波器电路输入端之间切换第一和第二斩波器电路输出端，其中，在所述第一斩波器电路输入端上的连续输入信号在所述斩波频率的连续周期内交替地输出在所述第一和第二斩波器电路输出端上，在所述第二斩波器电路输入端上的连续输入信号在所述斩波频率的连续周期内交替地输出在所述第二和第一斩波器电路输出端上。差分电荷泵用于接收来自所述第一和第二斩波器电路输出端输出的所述信号，并生成相应的第一和第二电荷泵浦信号。
- 时钟数据恢复装置、光模块和光线路终端-201880093052.4
- 郑建宇;李胜平;余长亮;叶志成 - 华为技术有限公司
- 2018-05-03 - 2022-09-16 - H03L7/06
- 本申请提供一种时钟数据恢复装置、光线路终端和无源光通信系统。该时钟数据恢复装置包括：相位探测回路单元、频率振荡单元、频率探测回路单元和数据采集单元。频率探测回路单元用于：在无数据流信号输入时钟数据恢复装置时，确定参考时钟信号与频率振荡单元输出的信号之间的第一频率差，并将第一频率差转换为第一电压信号。频率振荡单元用于：对第一电压信号进行振荡，并输出对第一电压信号进行振荡得到的信号。相位探测回路单元用于：在有数据流信号输入时钟数据恢复装置时，确定数据流信号与频率振荡单元输出的信号之间的相位差，并将相位差转换为第二电压信号。频率振荡单元还用于：对第二电压信号进行振荡和输出第二电压信号振荡得到的信号。本申请提供的时钟数据恢复装置、光线路终端和无源光通信系统，可以实现时钟数据恢复技术。
- 高性能锁相环-201780036606.2
- 阿明·塔亚丽 - 康杜实验室公司
- 2017-04-21 - 2022-07-29 - H03L7/06
- 描述了用于接收N个本地时钟信号相位和M个参考信号相位的方法和系统，其中，M为大于或等于1的整数，N为大于或等于2的整数；生成多个部分相位误差信号，每一个部分相位误差信号均至少部分通过将(i)所述M个参考信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位相比较而形成；以及通过将所述多个部分相位误差信号相加以生成复合相位误差信号，且利用所述复合相位误差信号以响应方式调整本地振荡器的固定相位。
- 提供时钟给通信实体层中的解串转换器的电路-202110313682.1
- 汪鼎豪;卓廷缙;杨惠婷;方勇胜;毅格艾尔卡诺维奇;阿姆农帕纳斯;林琼麒;蔡明甫 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2021-03-24 - 2022-07-15 - H03L7/06
- 本公开提供一种提供时钟给通信实体层中的解串转换器的电路。电路包含从属延迟锁相回路(DLL)，以接收输入时钟并向解串转换器提供取样时钟。此外，电路还包含主控延迟锁相回路，以接收输入时钟并将控制信号输出到所述从属延迟锁相回路以调整所述从属延迟锁相回路的取样时钟的延迟量。所述主控延迟锁相回路复制从属延迟锁相回路的电路以及回路检测，以决定要输出的控制信号。
- 可配置时钟的闪存通道及其存储设备-202011635036.9
- 朱旭涛;黄好城;王祎磊 - 成都忆芯科技有限公司
- 2020-12-31 - 2022-07-01 - H03L7/06
- 本申请为可配置时钟的闪存通道及其存储设备，公开了可配置时钟信号的控制部件及存储设备。该控制部件包括至少一个锁相环和多个通道电路，所述多个通道电路用于耦合NVM芯片，每个通道电路与一个锁相环耦合；每个锁相环获取第一时钟信号，所述第一时钟信号为外部输入所述控制部件的时钟信号；每个锁相环根据配置信息，对第一时钟信号进行调整，生成第二时钟信号，所述第一时钟信号的频率与所述第二时钟信号的频率不同；每个锁相环向与自身耦合的通道电路，输出第二时钟信号；其中，多个通道电路接收到至少两种不同频率的时钟信号。
- 一种用于产生四相延时信号的方法及DLL电路-202110130197.0
- 吴振滔;童乔凌;闵润;王胤瑜;林群风 - 华中科技大学
- 2021-01-29 - 2022-05-17 - H03L7/06
- 本发明公开了一种用于产生四相延时信号的方法及DLL电路，其通过延时锁相环电路通过捕获待调制信号v
- 一种超声波发生器的频率调制电路-202121449561.1
- 李建;韩杰 - 无锡柯兰姆科技有限公司
- 2021-06-29 - 2022-04-19 - H03L7/06
- 本实用新型公开了一种超声波发生器的频率调制电路，包括：抗磁干扰单元，通过电压调整器U1进行调制；磁干扰滤波单元，通过共模电感L接收调制后的干扰源，并对干扰源进行抑制和滤除；温漂抑制单元，通过驱动器U1接收抑制后电源，再经热敏电阻RT对温度变化产生的温漂进行补偿；前置运算放大单元，通过放大器U3接收补偿后的电源，再经三极管Q3对补偿后的电源进行控制，并输出稳定的电源值；后置运算放大单元，通过放大器U4接收放大器U3传输的电源，并组成电压/频率稳定电路，然后调制输出电源值；本实用新型通过设计温度补偿和抗干扰调整，使热敏电阻RT对温度变化产生的温漂进行补偿，经电压调整器U1进行调制，调制出稳定频率。
- 半导体装置和包括半导体装置的数据处理系统-202110367439.8
- 洪基汶;权大汉;金圭荣 - 爱思开海力士有限公司
- 2021-04-06 - 2022-03-08 - H03L7/06
- 本申请涉及半导体装置和包括半导体装置的数据处理系统。一种半导体装置接收第一时钟信号和第二时钟信号。该半导体装置被配置成内部执行训练操作，训练操作是如下操作：通过对第一时钟信号分频以生成多相位信号、检测第二时钟信号与多相位信号之间的相位差、以及根据相位差的检测结果调整多相位信号的相位，来内部校正第一时钟信号和第二时钟信号之间的相位差。
- PLL电路-201711024397.8
- 胜岛明男 - 瑞萨电子株式会社
- 2012-12-14 - 2022-02-18 - H03L7/06
- 本发明公开了一种PLL电路，包括：用于检测在基准信号和反馈信号之间的相位差的相位比较器；用于输出与相位比较器的检测结果相应的电流Ipr的第一电荷泵；用于输出与相位比较器的检测结果相应的电流Iint的第二电荷泵；用于输出从中去除了Ipr的高频分量的电流Iprop的滤波器；用于对Iint积分的积分器；用于输出与积分器的积分结果相应的电流Ivi的电压‑电流转换电路；以及用于生成频率与作为Iprop和Ivi之和的电流Iro相应的振荡信号并将其反馈给相位比较器的振荡器。
- 电荷泵电路、锁相环和集成电路-202121255569.4
- 张耀耀 - 加特兰微电子科技（上海）有限公司
- 2021-06-04 - 2021-12-10 - H03L7/06
- 本申请实施例公开了一种电荷泵电路、锁相环和集成电路，该电荷泵电路应用于锁相环中，该电荷泵电路包括箝位运算放大器、至少一个MOS管以及滤波电路；箝位运算放大器包括运放输入端和运放输出端；滤波电路与运放输入端、运放输出端以及MOS管中的至少一个电连接；滤波电路用于滤除电荷泵电路中预设频率的噪声。本申请实施例能够减小锁相环中电荷泵电路的相位噪声，以在将该电荷泵电路应用于锁相环中时，确保锁相环具有较低的相位噪声。
- 一种控制部件及存储设备-202023346653.5
- 朱旭涛;黄好城;王祎磊 - 成都忆芯科技有限公司
- 2020-12-31 - 2021-12-07 - H03L7/06
- 本申请公开了可配置时钟信号的控制部件及存储设备。该控制部件包括至少一个锁相环和多个通道电路，所述多个通道电路用于耦合NVM芯片，每个通道电路与一个锁相环耦合；每个锁相环获取第一时钟信号，所述第一时钟信号为外部输入所述控制部件的时钟信号；每个锁相环根据配置信息，对第一时钟信号进行调整，生成第二时钟信号，所述第一时钟信号的频率与所述第二时钟信号的频率不同；每个锁相环向与自身耦合的通道电路，输出第二时钟信号；其中，多个通道电路接收到至少两种不同频率的时钟信号。
- 延迟锁相回路装置及其操作方法-202010470155.7
- 奥野晋也 - 华邦电子股份有限公司
- 2020-05-28 - 2021-12-03 - H03L7/06
- 本发明提供一种延迟锁相回路(delay‑locked loop，DLL)装置以及用于DLL装置的操作方法。DLL装置包括延迟线、复本电路、相位检测器以及延迟控制器。延迟线反应于延迟码对输入时钟进行延迟以提供延迟时钟。复本电路依据延迟时钟产生回馈时钟。相位检测器比较输入时钟以及回馈时钟以产生延迟控制信号。延迟控制器基于控制时钟依据延迟控制信号在第一时间点产生延迟码，延迟复本延迟时间长度以在第二时间点将延迟码提供到延迟线。延迟线在第二时间点调整输入时钟。控制时钟的周期被调整为大于复本延迟时间长度。
- 片内晶振校准电路及校准方法-202110586248.0
- 孙向向;江国范 - 青芯半导体科技（上海）有限公司
- 2021-05-27 - 2021-10-08 - H03L7/06
- 本发明提供了一种片内晶振校准电路及校准方法，包括：时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。
- 校准电路与其相关的校准方法-202011229991.2
- 维诺德·库马尔·加恩;赵启宇;帕提·库马尔·哥雅;林韩洁 - 智原科技股份有限公司
- 2020-11-06 - 2021-09-07 - H03L7/06
- 本发明涉及一种包含工作周期校正电路与相位校正电路的校准电路以及与其相关的校准方法。首先，工作周期校正电路分别根据第一输入时钟与第二输入时钟而分别产生第一工作周期调校时钟与第二工作周期调校时钟。接着，相位校正电路根据第一工作周期调校时钟的相位而产生第一延迟调校时钟与第二延迟调校时钟后，进而产生检测信号。检测信号是与第一输入时钟的工作周期、第二输入时钟的工作周期，以及第二延迟调校时钟和第一延迟调校时钟之间的相位差相关。其后，检测信号用于控制工作周期校正电路与相位校正电路。
- 时脉产生器-202110105454.5
- 陈威志 - 台湾积体电路制造股份有限公司
- 2021-01-26 - 2021-09-03 - H03L7/06
- 本揭示案提供了关于时脉产生器的系统及方法，该时脉产生器用以产生由相位均匀间隔的N个时脉信号。时脉产生器包括多相位滤波器，该多相位滤波器用以利用差分时脉信号以产生N个中间信号，该些中间信号在相位上间隔开约360/N度。相位误差校正器用以接收中间信号并且以产生N个时脉输出信号，其中相位误差为根据360/N度的在时脉输出信号的连续信号之间的相位差的量测，相位误差校正器用以基于回馈信号降低时脉输出信号之中的相位误差。相位误差检测电路用以接收时脉输出信号，并且以基于在时脉输出信号之中的经检测的相位误差产生回馈信号。
- 时钟生成电路和使用时钟生成电路的半导体装置-202110219203.X
- 徐荣锡;朴奎泰 - 爱思开海力士有限公司
- 2021-02-26 - 2021-08-27 - H03L7/06
- 本公开涉及一种时钟生成电路和使用时钟生成电路的半导体装置。该时钟生成电路可以包括时钟接收器、第一延迟环路和第二延迟环路。时钟接收器可以接收第一时钟信号和第二时钟信号，并且生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以接收第一接收时钟信号和第二接收时钟信号，并且生成参考时钟信号。第一延迟环路可以对参考时钟信号执行延迟锁定操作以生成第一延迟锁定时钟信号。第二延迟环路可以基于第一延迟锁定时钟信号和内部时钟信号延迟第一接收时钟信号和第二接收时钟信号以生成第一内部时钟信号。
- 双T型同步双频功率合成电路-202110527183.2
- 王高锋;田泽朋;王冲霄;陈睿科;马同松;黄华忠 - 郑州索迪夫工业设备有限公司
- 2021-05-14 - 2021-08-27 - H03L7/06
- 双T型同步双频功率合成电路，有效的解决了齿轮硬化不均匀，产品质量差等问题，其包括第一T型电路和第二T型电路，第一T型电路包括电容C1、电感L1和电容C2，电容C1一端与高频电源连接，另一端与电容C2和电感L1连接，电容C2另一端与负载连接，电感L1另一端接地；第二T型电路包括电感L2、电容C3和电感L3，电感L2一端与中频电源连接，电感L2另一端与电容C3和电感L3连接，电感L3另一端与负载连接，电容C3另一端接地。
- 一种锁相环、锁相方法及锁相设备-202110615428.7
- 尹家悦;肖勇;林伟斌;胡珊珊 - 南方电网科学研究院有限责任公司
- 2021-06-02 - 2021-08-10 - H03L7/06
- 本申请公开了一种锁相环、锁相方法及锁相设备，其中锁相环包括：分频器、前馈鉴频器、鉴相器、环路滤波器、脉冲加减器、可变模分频器。本申请的锁相环在工作过程中，前馈鉴频器对输入信号进行鉴频，快速检测到输入频率的变化，并通过前馈通路改变输出，调整可变模分频器的分频系数，从而实现快速调频，提高了锁相速度。而鉴相器对输入信号进行鉴相，并通过具有比例积分调节作用的环路滤波器，改变输出来调整可变模分频器的分频系数，从而实现精确调相，消除了输出信号的相位误差，并能有效抑制量化误差等干扰。从而解决了现有锁相环锁相速度慢，锁相范围窄，相位输出存在静态误差的技术问题。
- 一种软件锁相环的实现方法及装置-201710245044.4
- 戴华夏 - 深圳市英威腾电气股份有限公司
- 2017-04-14 - 2021-08-10 - H03L7/06
- 本发明实施例公开了一种软件锁相环的实现方法及装置，该方法包括：将电网电压的三相电压分量根据克拉克变换转换成两相电压分量；将两相电压分量输入至第一双二阶广义积分器以获取所述两相电压分量对应的基波正序分量；再基于帕克变换，将所述基波正序分量转换成d、q轴电压分量；对所述q轴电压分量进行PI调节积分以获取电网电压的相位角；以及根据第二双二阶广义积分器获取所述相位角对应的相位角调节值并将所述相位角调节值反馈至所述帕克变换进行闭环调节以形成软件锁相环。通过该方法实现的软件锁相环，在电网电压出现电压不平衡、谐波含量大和频率波动时，依然可以实现快速准确的锁相效果。
- 一种时钟相位选择电路-202110283402.7
- 黄金煌 - 北京紫光青藤微系统有限公司
- 2021-03-17 - 2021-07-13 - H03L7/06
- 本发明提供了一种时钟相位选择电路，包括M个数据采集模块、译码器和时钟选择模块。M个数据采集模块分别采集在通讯场时钟的上升沿时刻M路相位依次延迟的候选时钟的瞬时值并传递至译码器。译码器在第i个输入端的数据为0且第i‑1个输入端的数据为1时，将第i‑1个输出端的数据置为1，且将其它各个输出端的数据均置为0。时钟选择模块将与译码器的M个输出端中数据置为1的输出端对应的1路候选时钟作为输出时钟输出。本发明提供的时钟相位选择电路，选出相位相近的候选时钟的时间仅需要通讯场时钟的几个周期，相比仅使用数字锁相环电路的方法，提高了根据通讯场时钟的相位变化锁定相位相近的候选时钟输出的响应时间。
- 专利分类
