[发明专利]用于控制计算机的电子装置和程序有效

专利信息
申请号: 03119845.7 申请日: 2003-03-04
公开(公告)号: CN1442791A 公开(公告)日: 2003-09-17
发明(设计)人: 冈林昌明;滨松浩 申请(专利权)人: 雅马哈株式会社
主分类号: G06F12/08 分类号: G06F12/08;G06F9/06
代理公司: 隆天国际知识产权代理有限公司 代理人: 陈红,楼仙英
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种电子装置,在用户没有对被编辑的操作数据执行保存操作的情况下,它也可以防止被编辑的操作数据的丢失。映像存储器存储控制该电子装置的n个操作数据。当前存储器存储当前控制该电子装置操作的操作数据,该操作数包括从存储在映像存储器中的n个操作数据中选择出来的、作为处理数据的一个操作数据。响应于操作器的操作,CPU改变存储在当前存储器中的操作数据的内容;该CPU从存储在映像存储器中的n个操作数据中选择一个操作数据作为当前被选择的操作数据,该当前被选择的操作数据不同于下一被选择的操作数据,用存储在当前存储器中的操作数据更新映像存储器中的下一被选择的操作数据,并将当前选择的操作数据存储在当前存储器中。
搜索关键词: 用于 控制 计算机 电子 装置 程序
【主权项】:
1.一种电子装置,包括:一映像存储器,用于存储n个用于控制电子装置操作的操作数据;一原始存储器,存储分别对应于存储在映像存储器中的n个操作数据的n个操作数据,以及一当前存储器,存储当前用于控制电子装置的操作的操作数据,该操作数据包括一个从映像存储器或当前存储器中存储的n个操作数据中选择出来的、作为初始数据的操作数据;其中如果存储在当前存储器中的操作数据的内容被改变,则映像存储器存储该内容被改变的操作数据,替换对应于存储在当前存储器中的操作数据的操作数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于雅马哈株式会社,未经雅马哈株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03119845.7/,转载请声明来源钻瓜专利网。

同类专利
  • 缓存的访问方法、装置以及电子设备-202310986389.0
  • 王森;左航;梅程强;翟海峰;宋陆涛;乐祥;王陶然;喻琛;舒晓霞;潘于 - 海光信息技术股份有限公司
  • 2023-08-07 - 2023-10-27 - G06F12/0806
  • 缓存的访问方法、缓存的访问装置和电子设备。缓存包括多个缓存部分,该缓存的访问方法包括:获取用于访问缓存的访问请求,访问请求包括访问地址;获取多个缓存部分中可用的缓存部分的第一数量,以及多个取值分别和可用的缓存部分之间的映射关系;根据第一数量,对访问地址进行地址运算得到当前运算结果;以及基于当前运算结果查询映射关系,得到当前运算结果对应的目标缓存部分,目标缓存部分用于响应访问请求,目标缓存部分为多个缓存部分可用的缓存部分之一。该方法可以实现极为灵活地调整实际使用的缓存数量。
  • 前端缓存优化方法及装置、电子设备及可读存储介质-202310954968.7
  • 喻庆;董迎中;王明怀 - 用友汽车信息科技(上海)股份有限公司
  • 2023-07-31 - 2023-10-27 - G06F12/0877
  • 本发明提供了一种前端缓存优化方法及装置、电子设备及可读存储介质。其中,前端缓存优化方法,应用于终端,包括:在终端的网络资源处于空闲状态下,在服务器中获取至少两个静态资源文件;响应于目标显示内容的显示请求输入,确定目标文件标识;基于目标文件标识,筛选至少两个静态资源文件中的目标静态资源文件;根据目标文件标识,在服务器中获取动态资源文件;基于动态资源文件和静态资源文件,生成目标显示内容。本发明通过在终端的网络资源处于空闲状态下时,提前请求并缓存静态资源文件,进而在响应于显示请求输入时,直接在终端的缓存中获取静态资源文件,从而减少了用户等待时间、减少了静态资源文件的重复加载和网络带宽的消耗。
  • 智能预取缓冲器和队列管理-202310362526.3
  • A·A·萨拉夫;K·坎都库瑞;T·纳特瑞严;S·斯瑞瓦斯塔瓦 - 亚德诺半导体国际无限责任公司
  • 2023-04-07 - 2023-10-27 - G06F12/0862
  • 本公开涉及智能预取缓冲器和队列管理。存储器设备包括存储器阵列和可操作地耦合到存储器阵列的存储器控制器。存储器阵列包括用于存储存储器数据的存储器单元。存储器控制器包括:预取缓冲器,读取地址缓冲器,包括用于存储从至少一个单独设备接收的存储器读取请求的地址的存储器寄存器、和逻辑电路。所述逻辑电路被配置为当读取请求的地址是存储在所述读取地址缓冲器中的地址的连续地址时,将额外读取数据存储在所述预取缓冲器中,并且当所述读取请求的地址是存储在所述读取地址缓冲器中的地址的非连续地址时,省略预取所述额外数据。
  • 一种EEPROM存储器中存储数据的方法-202210411822.3
  • 苏洪恩;陈志军 - 四川乐鸿科技有限公司
  • 2022-04-19 - 2023-10-27 - G06F12/0877
  • 电可擦除可编程只读存储器中存储数据的方法,包括将接收的高速缓存行存储到高速缓存器,每一高速缓存行与只读存储器的多个块的一个标识块中的一个地址相关;在高速缓冲缓存器为满时,将与一个同样标识的块相关的每一高速缓存行从缓存器拷贝到多个保持缓存器的一个同样的保持缓存器;将缓存器中的每一个所复制的高速缓存行标记为无效;将同一保持缓存器中的标识为无效的每一高速缓存行用来自同一所标识的块的一个对应的有效的高速缓存行来替换;擦除同一所标识的块;将同一保持缓存器复制到同一所标识的块。
  • 缓存器数据处理方法、装置、缓存器、设备及存储介质-202310911553.1
  • 丰大勇;张磊;荆晓龙;马树楠 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-07-24 - 2023-10-27 - G06F12/0877
  • 本发明涉及数据处理技术领域,公开了一种缓存器数据处理方法、装置、缓存器、设备及存储介质,缓存器包括存储实体及寄存器,该方法包括:获取目标请求的请求类型;基于请求类型及缓存器的缓存空间,确定缓存器的下一缓存状态;基于下一缓存状态及缓存空间,确定将目标请求的请求数据写入寄存器的写入路径;其中,写入路径包括经过存储实体的第一路径,以及不经过存储实体的第二路径;通过写入路径将请求数据写入寄存器,以进行请求数据的输出;本发明可以提前预判缓存器的空满状态,保证输出数据没有额外的延迟,输出信号更加稳定,减小时序违例风险,从而避免由于时序违例而导致的严重读写错误。
  • 一种基于多芯粒层次化Cache一致性维护系统及方法-202310968432.0
  • 乌绮;张琦滨;汪争;韩文艳;刘奔;黄颢彦;张鼎 - 无锡先进技术研究院
  • 2023-08-03 - 2023-10-27 - G06F12/084
  • 本发明公开了一种基于多芯粒层次化Cache一致性维护系统及方法,系统包括至少两个芯粒,每个芯粒包括核组、局部一致性控制模块、全局一致性控制模块和主存;核组包括至少一个核心,每个核心拥有私有Cache;局部一致性控制模块包括LLC,用于维护核组中核心与LLC之间的数据一致性;全局一致性控制模块用于维护各芯粒中LLC与主存之间的数据一致性。本发明解决了多芯粒互联分布共享存储处理器系统中Cache一致性问题,适用于多核心、多芯粒、多级缓存的复杂处理器结构。
  • 一种数据预取方法、系统、电子设备及计算机存储介质-202311196670.0
  • 李辉;邓迅;苏楠;王芳;董超;李强;冯丹 - 浪潮电子信息产业股份有限公司
  • 2023-09-18 - 2023-10-27 - G06F12/0862
  • 本发明公开了一种数据预取方法、系统、电子设备及计算机存储介质,涉及缓存技术领域,获取记录的目标数据组;获取记录的目标数据组中各个数据的历史访问时间戳组;在目标数据组中,将符合预设时间相邻规则的每两个历史访问时间戳组对应的数据作为关联数据组,以基于关联数据组进行数据预取。本发明可以对数据的历史访问时间戳组进行记录,并只需对历史访问时间戳组进行分析,便可以确定出关联数据组,过程简便、内存开销小,适用性好。本发明提供的一种数据预取系统、电子设备及计算机可读存储介质也解决了相应技术问题。
  • 用于相干及非相干存储器请求的仲裁方案-202080091091.8
  • 索努·阿罗拉;本杰明·特西恩;亚历山大·J·布拉诺维尔 - 超威半导体公司
  • 2020-12-11 - 2023-10-27 - G06F12/0815
  • 系统中的处理器响应于具有多个条目的相干存储器请求缓冲器来存储来自客户端模块的相干存储器请求,且响应于具有多个条目的非相干存储器请求缓冲器来存储来自所述客户端模块的非相干存储器请求。所述客户端模块对相干存储器请求及非相干存储器请求进行缓冲,并基于所述处理器或其高速缓存中的一者的一个或多个条件来释放所述存储器请求。基于与所述相干存储器缓冲器相关联的第一水印以及与所述非相干存储器缓冲器相关联的第二水印,将所述存储器请求释放到中央数据结构并进入所述系统中。
  • 域名解析缓存方法、DNS服务器及计算机可读存储介质-202111123993.8
  • 吴万涛;李普;杨斌 - 牙木科技股份有限公司
  • 2021-09-24 - 2023-10-27 - G06F12/0875
  • 本发明涉及网络通信技术领域,具体地涉及一种域名解析缓存方法、DNS服务器及计算机可读存储介质。本发明提供的域名解析缓存方法能够大幅提高DNS域名解析的解析效率,上述方法具体包括:步骤S1,建立重点域名名单,将重点域名名单中的域名缓存到专用芯片的高速缓存区中,将不在重点域名名单中的域名缓存到专用芯片的低速缓存区中;步骤S2,接收到域名解析请求后,在高速缓存区中进行查询,若高速缓存区中缓存有域名解析请求中的域名,则跳过步骤S3并返回域名解析请求的应答结果;步骤S3,若高速缓存区中未缓存有域名解析请求中的域名,则在低速缓存区中进行查询,并返回域名解析请求的应答结果。
  • 非易失性存储器上的直接映射的缓冲区高速缓存-201880053507.X
  • J·R·洛埃扎;J·W·李;胡维民;K·尤玛玛格斯瓦兰;N·J·S·麦诺格顿;A·Y·李 - 甲骨文国际公司
  • 2018-08-30 - 2023-10-27 - G06F12/0868
  • 提供了用于在非易失性存储器中为持久文件系统实现缓冲区高速缓存的技术。数据集在计算设备的非易失性随机存取存储器(NVRAM)中的一个或多个盘区中维护。在计算设备的动态随机存取存储器(DRAM)中分配至少一个缓冲区首部。响应于在计算设备上执行的第一处理的访问所述一个或多个盘区中的第一盘区中的一个或多个第一数据块的读取请求,第一处理被授予对NVRAM中的第一盘区的直接读取访问。对NVRAM中的第一盘区的引用存储在第一缓冲区首部中。第一缓冲区首部与第一处理相关联。第一处理使用第一缓冲区首部直接访问NVRAM中的所述一个或多个第一数据块。
  • 一种与处理器流水线伪同频的ICache实现方法-201911361276.1
  • 顾晓峰;李青青;虞致国 - 江南大学
  • 2019-12-26 - 2023-10-27 - G06F12/0846
  • 本发明公开了一种与处理器流水线伪同频的ICache实现方法,属于集成电路技术领域。所述方法包括,步骤1:确定ICache的组织结构和工作频率;步骤2:设计ICache的访问和更新策略;步骤3:根据更新策略,确定每个存储体的时钟,保证伪同频ICache一个周期内可填充2*BW位宽的指令数据;步骤4:第一个周期请求访问ICache时,将Data存储体和Tag存储体相应地址的所有路的指令数据和valid+tag取出;步骤5:第二个周期请求访问ICache时,控制电路进行命中判断和Cacheline的有效判断。该方法能够实现ICache在处理器流水线的2分频下工作,且以流水线的时钟频率处理访问请求。
  • 一种内联计算引擎的任务执行方法、装置以及介质-202310900374.8
  • 李树青;王江;孙华锦 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-07-21 - 2023-10-24 - G06F12/0882
  • 本发明公开了一种内联计算引擎的任务执行方法、装置以及介质,应用于计算引擎技术领域。本方法在内联计算引擎接收到外部设备发送的第二数据时,校验用于接收第二数据的虚拟地址页的有效状态,若虚拟地址页为有效状态,则根据虚拟地址页对应的映射关系在存储器中获取第一数据;然后根据获取的第一数据以及接收的第二数据执行对应任务。由于各任务仅使用自身任务号对应的虚拟地址页,每个页序号对应的虚拟地址页中仅有指定数量的虚拟地址页为有效状态,且只有虚拟地址页在有效状态下时,才获取对应的第一数据,避免了内联计算引擎在任务执行过程中出现“链式”误访问的问题。
  • 一种基于ECC检测的缓存访问方法、装置、介质和设备-202311182870.0
  • 马占刚;葛蕾 - 上海芯联芯智能科技有限公司
  • 2023-09-14 - 2023-10-24 - G06F12/0877
  • 本申请涉及处理器技术领域,尤其涉及一种基于ECC检测的缓存访问方法、装置、介质和设备。其中方法包括:执行器向控制器发送访问请求,控制器基于访问请求的触发,对缓存的标签缓存区中的各标签进行检测和纠正,得到纠正之后的标签;控制器若从纠正之后的标签中确定出与访问地址匹配的目标标签,则将目标标签写入标签缓存区的对应位置。此外,还包括对数据以及路径信息的检测与纠正。通过上述方式,如果目标标签是经检测和纠正之后的,则将目标标签写入标签缓存区的对应位置,如此标签缓存区中的标签也是正确的了,在下次对缓存进行访问的时候,即可以获得正确的标签,提高了对缓存访问的精准度,同时,保证了处理器的安全性。
  • 数据处理方法和装置-202210321960.2
  • 高峰 - 华为技术有限公司
  • 2022-03-30 - 2023-10-24 - G06F12/0831
  • 本申请实施例公开了数据处理方法和装置,涉及存储技术领域,能够降低数据加密操作的内存访问次数。该方法包括:首先接收存储设备发送的DMA读请求,所述DMA读请求用于指示读取第一数据。然后根据所述DMA读请求确定目标内存地址和所述第一数据的加密控制信息,所述加密控制信息包括第一索引、LBA、安全秘钥索引和加密开关信息。根据所述目标内存地址读取所述第一数据。根据所述加密控制信息进行第一操作或第二操作,所述第一操作包括对所述第一数据进行加密生成第二数据并将所述第二数据发送给所述存储设备,所述第二操作包括将所述第一数据发送给所述存储设备。
  • 固态硬盘、数据存储方法和电子设备-202210327244.5
  • 杨世强;刘光远;李由;黎燕 - 华为技术有限公司
  • 2022-03-30 - 2023-10-24 - G06F12/0873
  • 本申请公开了一种固态硬盘、数据存储方法和电子设备,涉及存储领域,用于降低数据存储的功耗和时延。固态硬盘包括:控制器、内存和非易失性存储介质;内存包括第一存储空间和第二存储空间,第一存储空间映射至第一虚拟基地址;控制器用于:从主机接收待写数据和第一虚拟地址;根据第一虚拟地址和第一虚拟基地址将待写数据存储至第一存储空间中;将第一虚拟基地址映射至第二存储空间;将待写数据从第一存储空间存储至非易失性存储介质。
  • 服务质量脏线跟踪-202080062569.4
  • 保罗·詹姆斯·莫耶;道格拉斯·班森·亨特 - 超威半导体公司
  • 2020-09-03 - 2023-10-24 - G06F12/0891
  • 公开了用于生成写入存储器带宽的测量结果的系统、设备和方法。控制单元监测对高速缓存层次结构的写入。如果对高速缓存行的写入是高速缓存行自进入高速缓存层次结构以来第一次被修改,则控制单元递增写入存储器带宽计数器。否则,如果写入的是自进入高速缓存层次结构以来已被修改的高速缓存行,则写入存储器带宽计数器不被递增。对高速缓存行的第一次写入是用于写入存储器带宽的代理,因为这将最终引起对存储器的写入。控制单元使用写入存储器带宽计数器的值来生成写入存储器带宽的测量结果。另外,控制单元可针对不同线程类维持多个计数器,以计算每个线程类的写入存储器带宽。
  • 一种片上ECC存储器的访问方法和装置-202310568313.6
  • 段延亮;刁永翔;张辅云;李兵;王洋;赵业;文炳成 - 无锡众星微系统技术有限公司
  • 2023-05-19 - 2023-10-24 - G06F12/0877
  • 本发明提供了一种片上ECC存储器的访问方法和装置,该方法包括:从存储器访问信号中获取访问地址,通过访问地址确定目标存储库,每个存储库单独实现ECC功能;根据访问信号确定写操作类型,如果写操作类型是第一类型,则在当前存储库的缓冲器中对待写入数据执行RMW操作和ECC校验;根据缓冲器状态,对缓存的数据进行ECC校验,然后输出到当前存储库的物理存储单元中。本发明的技术方案提高了片上存储器空间利用率,通过实现读写流水线操作,提高了读写带宽,降低了读写延迟。
  • 内存管理方法、装置、芯片模组、电子设备及存储介质-202310921908.5
  • 李玉强;刘阳 - 展讯通信(天津)有限公司
  • 2023-07-25 - 2023-10-20 - G06F12/0877
  • 本申请实施例提出了一种内存管理方法、装置、芯片模组、电子设备及存储介质,能够在确保物理缓存能够正常缓存被执行丢帧操作的图像,或者暂未分配到合法缓存的图像的情况下,减少对内存的占用,有利于芯片小型化。其中,内存管理方法包括:响应于待生成图像的实际字节数,逻辑控制层申请目标字节数的物理缓存;逻辑控制层向硬件控制层虚拟地址空间创建命令;硬件控制层基于实际字节数与目标字节数确定出虚拟地址空间数量;并建立虚拟地址空间数量对应的虚拟地址空间与物理地址的映射关系,形成第一总虚拟地址空间;响应于符合第一预设条件,硬件控制层基于第一映射关系,将第一已生成图像存储到第一总虚拟地址空间对应的物理缓存。
  • 一种缓存访问方法、装置、存储介质及电子设备-202311156117.4
  • 高军;郭丽丽;赵天磊;丁哲;薛洪波 - 飞腾信息技术有限公司;飞腾技术(广州)有限公司
  • 2023-09-08 - 2023-10-20 - G06F12/0831
  • 本申请提出一种缓存访问方法、装置、存储介质及电子设备,应用于处理核中的访存执行部件,处理核还包括第二唤醒总线、第二结果总线、一级缓存以及二级缓存,包括:在获取到第一类加载指令时,控制第二唤醒总线、第二结果总线与二级缓存流水线执行第一类加载指令;第一类加载指令为携带目标标识的加载指令,目标标识表示第一类加载指令未命中一级缓存。新增加一组不和一级缓存的端口资源耦合的第二唤醒总线和第二结果总线,用来处理携带目标标识的第一类加载指令。将加载指令需要的资源解耦,减少了第一类加载指令对一级缓存的端口的多次占用,将一级缓存的端口资源释放给其他有需要访问一级缓存的端口进而增加访存执行部件的有效带宽。
  • 一种访存方法、装置、电子设备及可读存储介质-202311181085.3
  • 马建露;王华强;王凯帆;陈键;唐丹;包云岗 - 北京开源芯片研究院
  • 2023-09-13 - 2023-10-20 - G06F12/0877
  • 本发明实施例提供一种访存方法、装置、电子设备及可读存储介质,涉及计算机技术领域,该方法包括:获取待执行的段访问内存指令;将所述段访问内存指令拆分为N个合并访存操作;根据所述段访问内存指令的访存基地址将每个合并访存操作划分为至少一个向量访存操作,并确定每个向量访存操作的访存地址;一个向量访存操作用于访问一次内存;按照内存地址对齐的方式对所述访存地址对应的内存空间进行访存,得到目标数据;根据所述访存基地址的非对齐偏移和所述目标数据在目的寄存器中的数据回填地址,将所述目标数据加载至所述目的寄存器中。本发明实施例减少了段访问内存指令的访存次数,有利于降低访存延迟和功耗,提升了处理器性能。
  • 用于压缩的高速缓存的弹性字典共享-202310734347.8
  • 亚历山大·布雷斯洛;约翰·卡拉马丁纳斯 - 超威半导体公司
  • 2020-08-19 - 2023-10-20 - G06F12/0864
  • 公开了用于实现用于高速缓存的弹性字典共享技术的系统、设备和方法。集合关联高速缓存包括用于每个数据阵列集合的字典。当要在高速缓存中分配高速缓存行时,高速缓存控制器确定高速缓存行地址的基本索引映射到哪个集合。然后,选择器单元确定由与该集合相邻的那些集合存储的一组字典中的哪个字典对于高速缓存行将实现最大压缩。然后选择该字典来压缩高速缓存行。将偏移添加到高速缓存行的基本索引以生成完整索引以便将高速缓存行映射到与该选定字典相对应的集合。压缩的高速缓存行与选定字典一起存储在该集合中,并且偏移存储在对应的标签阵列条目中。
  • 在包括反向高速缓存和主高速缓存的高速缓存系统中使用重影列表进行高速缓存插入和逐出的方法-202310379646.4
  • K·B·德赛 - 戴尔产品有限公司
  • 2023-04-11 - 2023-10-20 - G06F12/0806
  • 本发明涉及在包括反向高速缓存和主高速缓存的高速缓存系统中使用重影列表进行高速缓存插入和逐出的方法。公开了一种包括反向高速缓存和主高速缓存的高速缓存系统。反向高速缓存被配置为识别用于插入到主高速缓存中的候选者。反向高速缓存存储诸如指纹和索引值的条目,这些条目是数据的表示或标识数据。当该条目已被访问多次或是基于反向高速缓存的操作而被提升的候选者时,与该条目相对应的数据被提升到主高速缓存。主高速缓存被配置为使用最近性、频率和时间调整来逐出条目。主高速缓存和反向高速缓存可以类似地配置有最近列表、频繁列表和/或重影列表,但操作不同。
  • 缓存管理方法及电子设备-202211008792.8
  • 许集润 - 荣耀终端有限公司
  • 2022-08-22 - 2023-10-20 - G06F12/0806
  • 本申请提供了一种缓存管理方法及电子设备。该方法包括:接收拍摄指令;响应于拍摄指令,申请第一缓存区和第二缓存区;轮流将第一缓存区和第二缓存区用于当前拍摄模式下采集的图像数据的处理。本申请实施例,通过在拍摄阶段申请缓存空间,避免了在拍摄前的非必要时间内占用内存,节约了内存资源。
  • 数据处理方法及使用所述方法的存储控制器-201811194038.1
  • 吴迪贤;詹克伟;谢宏志 - 深圳大心电子科技有限公司
  • 2018-10-12 - 2023-10-20 - G06F12/0877
  • 本发明提出一种数据处理方法及存储控制器。数据处理方法包括:接收写入指令对应的多个写入扇区并将写入扇区传送到部分区块缓冲器或满区块缓冲器;当对应第一区块的写入扇区被传送到部分区块缓冲器时,启动对应第一区块的计时器;当部分区块缓冲器接收到对应第一区块的第一写入扇区,且第一写入扇区与部分区块缓冲器中对应第一区块的写入扇区形成满的第一区块时,第一区块在计时器到期之前或到期时被传送到满区块缓冲器;以及当计时器到期且满的第一区块还没在部分区块缓冲器中形成时,根据对应第一区块的写入扇区进行读取修改写入操作。
  • 从非易失性存储器缓存数据-201710212045.9
  • 格利里·基斯;加博尔·莫里斯;曼·张·约瑟夫·耀 - ARM有限公司;安谋科技(中国)有限公司
  • 2017-03-31 - 2023-10-20 - G06F12/0831
  • 本公开涉及从非易失性存储器缓存数据。数据处理系统(2)包括互连电路(10),该互连电路在包括处理器(4)、调试电路(6)、和DMA单元(8)的一个或多个事务主设备与包括非易失性存储器(12)、DRAM存储器(18)、和I/O接口(20)的一个或多个事务从设备之间提供多个存储器事务路径。在互连电路(10)和非易失性存储器(12)之间提供缓存(26)。缓存(26)可以是两路组关联缓存。缓存(26)可以用作只读缓存。缓存未命中将导致包括被遗漏的目标数据的缓存行的行填充。如果针对缓存(26)启用预取并且事务正尝试读取程序指令,则可执行预取操作,其中在缓存未命中时,另外的连续缓存行的数据也被获取到缓存(26)中。
  • 一种数据存储系统中的数据缓存方法-201811638676.8
  • 李小勇 - 上海霄云信息科技有限公司
  • 2018-12-29 - 2023-10-20 - G06F12/0895
  • 本发明提供一种数据存储系统中的数据缓存方法,涉及数据存储领域,对读缓存和写缓存分开管理,读缓存区分配大比例的内存,写缓存区分配小比例的内存,读缓存和写缓存的索引,以inode,offset,fsid或inode,fsid为索引主键,对写缓存的容量大小和缓存时间进行精确的控制。本发明能够兼容数据存储系统的性能和可靠性,减小数据存储系统的结构复杂度,提高重负载写入时的性能。
  • 一种存储器、数据请求写入方法及控制器-201910101473.3
  • 梁晓峣;景乃锋;崔晓松;廖健行 - 华为技术有限公司
  • 2019-01-31 - 2023-10-20 - G06F12/0804
  • 一种存储器、数据请求写入方法及控制器,用以解决MSHR写入数据请求的方式不灵活、效率较低问题。本申请中,存储器包括多个MSHR分组以及与多个MSHR分组连接的控制器,其中,每个MSHR分组包括多个MSHR;控制器可以接收第一数据请求,第一数据请求中携带有第一地址;之后,根据第一地址的第一部分确定多个MSHR分组中的第一MSHR分组;并确定第一MSHR分组中的第一MSHR没有空闲的存储空间,其中,第一MSHR与第一地址中的第二部分对应;响应上述确定,控制器可以从第一MSHR分组中选择第二MSHR;将第一数据请求写入第二MSHR中。在第一MSHR分组可以包括多个MSHR,用于记录第一数据请求,可以根据需要选择第二MSHR,能够灵活、有序的将第一数据请求写入到存储器中。
  • 一种缓存资源分配和装置-201711213099.3
  • 吴超;潘浩 - 华为技术有限公司
  • 2017-11-28 - 2023-10-20 - G06F12/0868
  • 一种缓存资源分配方法及装置,包括接收写数据请求,所述写数据请求用于将待写入数据写入目标卷中,所述存储设备包括多个卷和缓存,所述缓存的空间包括私有空间和公共空间,所述私有空间被划分为若干个部分,每个部分作为配额分配给所述多个卷中的一个卷,所述目标卷是所述多个卷中的一个卷。判断所述目标卷的债务信息是否大于零,所述债务信息用于指示为所述目标卷分配的配额是否已透支。若所述目标卷的债务信息大于零,则从所述公共空间中为所述写数据请求分配缓存资源。可提高存储设备处理业务的效率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top