“G06F12/0895”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果48个，建议您升级VIP下载更多相关专利

[发明专利]一种数据存储系统中的数据缓存方法-CN201811638676.8有效
发明人：李小勇 -专利权人：上海霄云信息科技有限公司
申请日： 2018-12-29 - 公布日： 2023-10-20 - 主分类号： G06F12/0895 文献下载
摘要：本发明提供一种数据存储系统中的数据缓存方法，涉及数据存储领域，对读缓存和写缓存分开管理，读缓存区分配大比例的内存，写缓存区分配小比例的内存，读缓存和写缓存的索引，以inode,offset,fsid或inode,fsid为索引主键，对写缓存的容量大小和缓存时间进行精确的控制。本发明能够兼容数据存储系统的性能和可靠性，减小数据存储系统的结构复杂度，提高重负载写入时的性能。
一种数据存储系统中的缓存方法

[发明专利]有效比较操作-CN201780028021.6有效
发明人： D·P·霍夫;S·E·李莱斯;B·J·里德 -专利权人：高通股份有限公司
申请日： 2017-04-07 - 公布日： 2023-10-13 - 主分类号： G06F12/0895 文献下载
摘要：系统和方法涉及存储器阵列中的存储器操作。使用感测放大器执行比较操作。搜索位的真实和互补版本与存储在所述存储器阵列的数据行中的数据位的真实和互补版本进行比较以产生真实和互补感测放大器输入。所述真实和互补感测放大器输入在所述感测放大器中被放大以产生单端匹配信号。所述单端匹配信号可以与所述数据行中的其它单端匹配信号汇总以确定是否存在用于在所述整个数据行上的比较操作的命中或未命中。
有效比较操作

[发明专利]缓存数据刷新方法、装置、图形处理系统及电子设备-CN202310062361.8有效
发明人：唐志敏;姜莹;王海洋 -专利权人：北京象帝先计算技术有限公司
申请日： 2023-01-19 - 公布日： 2023-07-21 - 主分类号： G06F12/0895 文献下载
摘要：本公开提供一种缓存数据刷新方法、装置、图形处理系统以及电子设备，方法包括：接收待刷新的主存地址范围，主存地址范围包括至少两个主存页对应的地址范围；从缓存中查找对应于主存地址范围的多个待刷新缓存行；针对至少两个主存页中的每个主存页，对多个待刷新缓存行进行遍历，将对应于同一主存页的待刷新缓存行连续刷新到主存中。
缓存数据刷新方法装置图形处理系统电子设备

[发明专利]缓存管理方法、存储系统以及计算机程序产品-CN201710526284.1有效
发明人：徐鑫磊;高健;杨利锋;奉昌玉;刘友生;卓保特 -专利权人：伊姆西IP控股有限责任公司
申请日： 2017-06-30 - 公布日： 2023-07-21 - 主分类号： G06F12/0895 文献下载
摘要：本公开的实施例提供一种缓存管理方法、存储系统和计算机程序产品。缓存管理方法包括确定存储系统中的多个缓存页面各自的访问频度。该方法还包括基于访问频度将多个缓存页面组成为多个队列。该方法还包括基于访问频度为多个队列分配固态盘，使得具有较高访问频度的页面所在的队列具有较多的固态盘。
缓存管理方法存储系统以及计算机程序产品

[发明专利]集成闪存的高带宽存储器设备-CN201810070897.3有效
发明人：克里希纳·T·马兰迪;郑宏忠 -专利权人：三星电子株式会社
申请日： 2018-01-24 - 公布日： 2023-07-07 - 主分类号： G06F12/0895 文献下载
摘要：根据本发明的一些实施例，提供了一种用于具有主机处理器的处理设备的混合高速缓存存储器，所述混合高速缓存存储器包括：高带宽存储器(HBM)，被配置为存储主机数据；在同一封装中与HBM物理集成的非易失性存储器(NVM)，被配置为存储HBM处的主机数据的副本；以及高速缓存控制器，被配置为与主机处理器进行双向通信，并且管理HBM和NVM之间的数据传输，并且响应于从主机处理器接收到的命令来管理混合高速缓存存储器和主机处理器之间的数据传输。
集成闪存带宽存储器设备

[发明专利]穿戴设备的数据处理方法、装置、设备及存储介质-CN202310009923.2在审
发明人：刘洁;于会泳 -专利权人：歌尔股份有限公司
申请日： 2023-01-04 - 公布日： 2023-05-09 - 主分类号： G06F12/0895 文献下载
摘要：本发明属于数据处理技术领域，公开了一种穿戴设备的数据处理方法、装置、设备及存储介质。该方法包括：在接收到传感器发送的待缓存数据体时，检测缓存池的缓存状态；在所述缓存池的缓存状态不为预设状态时，将所述待缓存数据体发送至所述缓存池进行缓存；获取所述缓存池中的已缓存数据体，并对所述已缓存数据体进行数据处理。通过上述方式，将穿戴设备上各传感器的数据存入至对应的缓存池，并从缓存池中获取已缓存数据体进行数据处理，避免了直接对传感器的待缓存数据体进行处理时，处理时间较长导致传感器数据丢失，处理精度和处理效率较差的情况。
穿戴设备数据处理方法装置存储介质

[发明专利]Cache中地址标记方法、装置、图形处理系统及电子设备-CN202310056066.1有效
发明人：王海洋;姜莹 -专利权人：北京象帝先计算技术有限公司
申请日： 2023-01-19 - 公布日： 2023-04-18 - 主分类号： G06F12/0895 文献下载
摘要：本公开提供一种Cache中地址标记方法、装置、图形处理系统及电子设备，所述Cache的映射方式被配置为组相联，所述Cache中的每一路中的每个缓存行被配置有对应的连续地址标记，任一缓存行对应的连续地址标记用于标记：与该缓存行存在地址连续关系的缓存行所在的路；其中，存在地址连续关系包括：任意两个缓存行对应的主存地址连续；所述方法包括：在对目标缓存行进行更新后，确定更新后的目标缓存行的Tag标记，并获取与目标缓存行所在的目标组相邻的组之中的各缓存行的Tag标记；根据获取的Tag标记，对目标缓存行对应的连续地址标记，和/或，与目标缓存行所在的目标组相邻的组之中的缓存行的连续地址标记进行更新。
cache 地址标记方法装置图形处理系统电子设备

[发明专利]预比对系统及预比对方法-CN201810947713.7有效
发明人：赖乙婷;江志和 -专利权人：旺宏电子股份有限公司
申请日： 2018-08-20 - 公布日： 2023-04-14 - 主分类号： G06F12/0895 文献下载
摘要：一种预比对方法包括：接收一初始地址；根据该初始地址而逐渐增加一目前地址；对该目前地址增加一偏差值，以取得一比对地址；比较该比对地址与至少一缺陷地址，以产生一命中参数；产生相关于该比对地址的一冗余地址；以及依据该命中参数设定一Y方向地址为该目前地址或该冗余地址，该Y方向地址相关于对该存储器阵列的存取。
系统方法

[发明专利]缓存设计管理方法、装置、设备和计算机可读存储介质-CN202110078009.4有效
发明人：许晓强 -专利权人：网易（杭州）网络有限公司
申请日： 2021-01-20 - 公布日： 2023-03-21 - 主分类号： G06F12/0895 文献下载
摘要：本申请涉及计算机网络领域，提供了缓存设计管理方法、装置、设备和计算机可读存储介质，以对出现问题的缓存精确定位，避免中心节点崩溃带来的系统整体坍塌。所述方法包括：基于选定的函数，将多个缓存中任意一个缓存的标识BID映射为目标应用进程的进程号；按照预设周期，获取根据目标应用进程的进程号创建至目标应用进程上各个缓存的在线状况；根据目标应用进程上各个缓存的在线状况，基于缓存淘汰算法对创建至目标应用进程上的缓存进行管理。本申请的技术方案一方面可以按照映射关系迅速定位到出现问题的缓存所在的应用进程，另一方面可以避免现有技术那样一个中心节点崩溃导致整个系统坍塌的风险。
缓存设计管理方法装置设备计算机可读存储介质

[发明专利]一种用于并行数据存储的超导高速缓冲存储器-CN201811156556.4有效
发明人：许婉宁;任洁;应利良;王镇 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2018-09-30 - 公布日： 2022-12-23 - 主分类号： G06F12/0895 文献下载
摘要：本发明提供一种用于并行数据存储的超导高速缓冲存储器，包括M个并行的N位存储单元，用于存储N位数据，并在清除操作期间，基于清除控制信号清除指定清除位的数据；在写入操作期间，基于写入控制信号将输入数据写入指定写入位；清除写入地址译码器，连接N位存储单元，用于在清除操作期间产生清除控制信号，在写入操作期间产生输入、写入控制信号；数据输入缓冲门，连接清除写入地址译码器和N位存储单元，基于输入控制信号，将暂存的输入数据输出至N位存储单元；数据输出地址译码器，用于在读出操作期间产生读出控制信号；数据输出控制门，连接数据输出地址译码器和N位存储单元，用于在读出操作期间，基于读出控制信号读出指定读出位的数据。
一种用于并行数据存储超导高速缓冲存储器

[发明专利]提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储-CN201780016893.0有效
发明人： N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 -专利权人：高通股份有限公司
申请日： 2017-03-03 - 公布日： 2022-10-28 - 主分类号： G06F12/0895 文献下载
摘要：本发明为提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储。在一个方面，DRAM高速缓存管理电路提供多个高速缓存条目，其每一者含有标记存储区域、数据存储区域及错误保护区域。所述DRAM高速缓存管理电路经配置以将待高速缓存的数据存储在每一高速缓存条目的所述数据存储区域中。所述DRAM高速缓存管理电路还经配置为使用错误检测码EDC而非错误校正码ECC且将每一高速缓存条目的标记及所述EDC存储于所述高速缓存条目的所述错误保护区域中。以此方式，可通过避免对于每一高速缓存条目的所述标记存储区域的需要，同时仍提供对于所述高速缓存条目的错误检测来增加DRAM高速缓存的容量。
提供用于动态随机存取存储器 dram 高速缓存标记空间高效存储

[发明专利]一种目录更新方法及装置-CN201710208859.5有效
发明人：信恒超;曾红义;夏晶 -专利权人：华为技术有限公司
申请日： 2017-03-31 - 公布日： 2022-10-25 - 主分类号： G06F12/0895 文献下载
摘要：本发明实施例公开了一种目录更新方法及装置。方法包括：确定当前系统所适用的目录更新策略；获取访问目标数据地址的CA的数量和所述CA的位置；根据所述目录更新策略以及所述CA的数量和所述CA的位置，更新第一预设目录为第二目录，所述第二目录包括至少一种目录结构。本发明实施例根据不同的目录更新策略更新所述第一预设目录，有利于提升目录结构的灵活性。
一种目录更新方法装置

[发明专利]基于SOA架构的车辆数据采集系统、方法、设备及介质-CN202210912533.1在审
发明人：谢磊 -专利权人：重庆长安汽车股份有限公司
申请日： 2022-07-30 - 公布日： 2022-10-18 - 主分类号： G06F12/0895 文献下载
摘要：本申请提供一种基于SOA架构的车辆数据采集系统、方法、设备及介质，该系统包括：数据抽象模块，用于获取车辆的感知数据，对感知数据进行分类；数据缓存模块，基于预设的订阅服务确定订阅主题，根据订阅主题对车辆的图像数据、雷达点云数据与整车信号数据进行匹配，并将匹配结果缓存到缓存队列；事件触发模块，利用预设的事件判断逻辑对事件的触发条件进行判断，若事件满足触发条件，将事件关联的事件信息进行发布；数据处理模块，用于根据事件信息的事件类型确定事件采集时间与采集内容，按照采集时间与采集内容对缓存队列的数据进行采集，本申请根据事件的类型准确采集车辆当前的数据，完整反映事件关联的数据信息。
基于 soa 架构车辆数据采集系统方法设备介质

[发明专利]用于CDM工作负载的闪存友好型高速缓存的方法-CN201680081142.2有效
发明人： C·达尔拉;V·巴拉德瓦杰 -专利权人：华睿泰科技有限责任公司
申请日： 2016-12-21 - 公布日： 2022-10-04 - 主分类号： G06F12/0895 文献下载
摘要：本发明提供了一种用于闪存友好型高速缓存的基于处理器的方法。所述方法包括从第一存储器读取数据并且将所述数据写入到缓存中的第二存储器。所述方法包括响应于积累足够用于对齐区块写入的数据，而执行来自所述缓存中的所述第二存储器的数据向所述缓存中的闪存存储器的所述对齐区块写入。
用于 cdm 工作负载闪存友好高速缓存方法

[发明专利]一种缓存淘汰方法、装置及电子设备-CN202011163795.X有效
发明人：刘少荘;张亚东 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-10-27 - 公布日： 2022-08-05 - 主分类号： G06F12/0895 文献下载
摘要：本发明提供了一种缓存淘汰方法、装置及电子设备，属于网络设备技术领域，解决了现有的缓存淘汰算法存在缓存命中率低的技术问题。一种缓存淘汰方法，应用于电子设备，其中电子设备的内存中包括第一缓存链表、第二缓存链表、第一历史记录链表和第二历史记录链表，方法包括以下步骤：判断当前访问数据所处的位置；若当前访问数据出现在第一缓存链表中，则将当前访问数据插入第二缓存链表的表头，且从第一缓存链表中删除；若当前访问数据未出现在第一缓存链表中，则判断当前访问数据是否出现在第二缓存链表中；若当前访问数据出现在第二缓存链表中，则将当前访问数据移动到第二缓存链表的表头。
一种缓存淘汰方法装置电子设备

1
2
3
4
下一页»
尾页
共 48 条