[发明专利]集成磁阻半导体存储器装置有效
| 申请号： | 01819021.9 | 申请日： | 2001-09-26 |
| 公开（公告）号： | CN1475014A | 公开（公告）日： | 2004-02-11 |
| 发明（设计）人： | T·贝姆;T·罗伊赫;H·霍尼格斯奇米德 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C11/16 | 分类号： | G11C11/16 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成磁阻半导体存储器系统，其中的n个存储器单元每个包含由一层薄介质隔离层(TL)分隔且连接相互正交的字线和位线(WL和BL)的两个磁性层(WML，HML)，这n个存储器单元纵向堆叠成n个层(L1，L2，L3，L4)。该系统还包括用于选择n个存储器层(L1－L4)之一的译码电路。所述的译码电路在字线(WL)或位线(BL)的两端各包括n个层选择晶体管(N0－N3，N4－N7)用于选择n个存储器层(L1－L4)之一，以及一个线选择晶体管(P0，P1)，用于选择各自的将被施加一个电压(V)的水平字线或位线(WL或BL)。 | ||
| 搜索关键词： | 集成 磁阻 半导体 存储器 装置 | ||
【主权项】：
1、一种集成磁阻半导体存储器装置，其中的n个存储器单元每个包含由一层薄介质隔离层(TL)分隔且连接相互正交的字线(WL)和位线(BL)的两个磁性层(WML，HML)，这n个存储器单元纵向依次堆叠成n个层(L1，L2，L3)，并提供译码电路用于选择n个存储器层(L1-L4)之一，其特征在于，译码电路在字线(WL)或位线(BL)的两端各包括n个层选择晶体管(N0-N3，N4-N7)用于选择n个存储器层(L1-L4)之一，以及一个线选择晶体管(P0，P1)，用于选择将被寻址并施加一个电压(V)的水平字线或位线(分别为WL或BL)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01819021.9/，转载请声明来源钻瓜专利网。
- 上一篇：多路存储接口的缓冲器
- 下一篇：具有内建自测功能的存储模块和存储部件
