[发明专利]一种系统整合芯片的制作方法

摘要

本发明是提供一种利用氮化物只读存储器(NROM)处理以建立只读存储器(ROM)与氮化物只读存储器的系统整合芯片(SOC)的制作方法。该方式是先在该基底表面形成一ONO介电层，接着利用一黄光与离子布植处理。随后去除周边电路区上的ONO介电层，并调整周边电路区的晶体管的起始电压(thresholdvoltage)，然后去除只读存储器区上的ONO介电层，并进行一热氧化法(thermaloxidation)。之后形成存储器区的各字线与周边电路区的各周边电路晶体管的各门极，以在氮化物存储器区上形成至少一氮化物只读存储器并在只读存储器区同时形成高、低起始电压元件，最后再利用一只读存储器码植入处理。

主权项

1.一种利用氮化物只读存储器(nitridereadonlymemory，NROM)建立只读存储器(ROM)与非易失性存储器(non-volatilememory)的系统整合芯片(systemonchip，SOC)的制作方法，该系统整合芯片包含一定义有一存储器区以及一周边电路区的基底(substrate)，且该存储器区包含一非易失性存储器区以及一只读存储器区，而该只读存储器区又包含有至少一低起始电压(lowthreshold，lowVt)元件区与一高起始电压(highthreshold，highVt)元件区，该系统整合芯片的制作方法包含有下列步骤：在该基底表面形成多个绝缘物，以分别隔离该周边电路区、该非易失性存储器区以及该只读存储器区，并定义出各元件的有源区域；在该基底表面形成一由一底氧化层、一氮化硅层以及一上氧化层所构成的ONO(bottomoxide-nitride-topoxide)介电结构层；在该ONO介电层表面形成一第一光阻层，并进行一第一黄光处理以定义出多条比特线(bitline)的位置；利用该第一光阻层作为遮罩(mask)来进行一第一蚀刻处理，以去除未被该第一光阻层所覆盖的该ONO介电层；进行一第一离子布植处理，以在该基底中形成多个N型掺杂区，并形成该存储器区中的各该比特线；去除该第一光阻层；进行一第二蚀刻处理，去除该周边电路区上的该ONO介电层；进行一第二离子植入处理，用来调整该周边电路区的晶体管的起始电压(thresholdvoltage)；进行一第三蚀刻处理，去除该只读存储器区上的该ONO介电层；进行一热氧化法(thermaloxidation)，以在各该比特线表面形成一埋藏漏极氧化层(burieddrainoxidelayer)，并在该只读存储器区以及该周边电路区上分别形成该低起始电压元件、该高起始电压元件以及该周边电路晶体管的门极氧化层；在该基底表面依序形成一多晶硅层以及一第二光阻层，并利用一第二黄光处理，以在该第二光阻层中定义出该存储器区中的多条字线与该周边电路区中的各该周边电路晶体管的多个门极的位置；进行一第四蚀刻处理，去除未被该第二光阻层所覆盖的该多晶硅层，以同时形成该存储器区中的各该字线与该周边电路区的各该周边电路晶体管的各该门极，而在该非易失性存储器区上形成至少一氮化物只读存储器，并在该只读存储器区的该低起始电压(lowVth)元件区以及该高起始电压(highVth)元件区分别形成一低起始电压元件以及一高起始电压元件；进行一第三离子植入处理，用来调整该高起始电压元件的起始电压；以及去除该第二光阻层。