[发明专利]延迟电路、时钟生成电路及相位同步电路

摘要

现有技术中存在的课题是很难防止因制造工序中的偏差或环境变化而引起的延迟时间的变化而且不能自由地改变延迟时间。本发明的延迟电路,具有存储用于设定规定延迟时间的信息的寄存器19、及作为由来自PLL19的控制信号控制各自的延迟时间的多个延迟元件的多个反相器20,并备有多路复用器12,根据存储在寄存器19内的信息切换输入信号所通过的反相器20的级数,以便对输入信号提供规定的延迟时间。

主权项

1.一种延迟电路，备有：振荡装置，将所施加的基准时钟的相位与比较用时钟的相位进行比较，生成具有与该相位差对应的值的控制信号，至少利用由上述控制信号控制各自的延迟时间并连接成环路状的多个延迟元件生成上述比较用时钟，并改变上述控制信号，以使上述比较用时钟的相位与上述基准时钟的相位一致；存储装置，存储用于设定规定延迟时间的信息；及延迟装置，具有由来自上述振荡装置的上述控制信号控制各自的延迟时间的多个延迟元件，并根据存储在上述存储装置内的信息切换输入信号所通过的延迟元件的级数，以便对上述输入信号提供上述的规定延迟时间。