“V·乔治”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果47个，建议您升级VIP下载更多相关专利

[发明专利]具有地址排序的图形处理器存储器访问体系结构-CN202211019025.7在审
发明人： J·雷;A·R·阿普;A·考克;A·纳瓦勒;V·乔治;V·兰加纳坦;付方文;B·J·阿什博;V·克里希南;S·加纳帕蒂;P·R·欣德 -专利权人：英特尔公司
申请日： 2022-08-24 - 公布日： 2023-03-28 - 主分类号： G06T1/20 文献下载
摘要：一个实施例提供一种图形处理器，该图形处理器包括：包含寄存器堆的处理资源，存储器，缓存，和用于处理来自处理资源的加载、存储和预取消息的加载/存储/缓存电路。电路将会将接收到的存储器访问消息排序到读取和写入的地址排序列表中。电路从第一请求缓冲器调度第一组地址排序请求达第一时间段，随后从第二请求缓冲器调度第二组地址排序请求达第二时间段。
具有地址排序图形处理器存储器访问体系结构

[发明专利]激活调节性T细胞的方法-CN202180026852.6在审
发明人： H·C·翁;N·什雷斯塔;V·乔治;M·迪 -专利权人： HCW生物科技公司
申请日： 2021-02-11 - 公布日： 2022-11-22 - 主分类号： C07K14/745 文献下载
摘要：本文提供了刺激或增加Treg细胞的增殖的方法、包含由这些方法产生的Treg细胞群的组合物以及使用这些组合物治疗受试者的方法。
激活调节细胞方法

[发明专利]在计算架构中支持8位浮点格式操作数-CN202210175439.2在审
发明人： N·梅勒普迪;S·马余兰;V·乔治;F·傅;穆帅;S·帕尔;W·熊 -专利权人：英特尔公司
申请日： 2022-02-24 - 公布日： 2022-09-30 - 主分类号： G06F9/30 文献下载
摘要：公开了一种用于促进在计算架构中支持8位浮点格式操作数的装置。该装置包括：处理器，该处理器包括：解码器，用于将取出以供执行的指令解码为经解码的指令，其中，经解码的指令是矩阵指令，矩阵指令对8位浮点操作数进行操作以使处理器执行并行点积操作；控制器，用于调度经解码的指令并且根据由经解码的指令指示的8位浮点数据格式来提供用于8位浮点操作数的输入数据；以及脉动点积电路，用于使用脉动层执行经解码的指令，每个脉动层包括一组或多组互连的乘法器、移位器和加法器，每组乘法器、移位器和加法器用于生成8位浮点操作数的点积。
计算架构支持浮点格式作数

[发明专利]用于提高高速缓存效率和利用率的系统和方法-CN202210586709.9在审
发明人： A·考克;J·雷;B·阿什博;J·皮尔斯;A·阿普;V·兰加纳坦;L·斯特里拉马萨尔玛;E·乌尔德-阿迈德-瓦尔;A·阿南塔拉曼;V·安德烈;N·加洛泊凡博列斯;V·乔治;Y·哈雷尔;小亚瑟·亨特;B·英斯科;S·贾纳斯;P·开;M·麦克弗森;S·马余兰;M·A·彼得;M·拉马多斯;S·沙阿;K·辛哈;P·萨蒂;V·维姆拉帕利 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2022-08-30 - 主分类号： G06F9/302 文献下载
摘要：公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
用于提高高速缓存效率利用率系统方法

[发明专利]SoC架构的分解-CN202111335050.1在审
发明人： N·马塔姆;L·切尼;E·芬利;V·乔治;S·贾哈吉尔达;A·科克;J·马斯特罗纳德;I·拉吉瓦尼;L·斯特里拉马萨马;M·特肖梅;V·韦姆拉帕利;B·萨维尔 -专利权人：英特尔公司
申请日： 2020-01-23 - 公布日： 2022-01-28 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了SoC架构的分解。本文描述的实施例提供了用于将片上系统集成电路的架构分解成可封装到公共机箱上的多个不同芯粒的技术。在一个实施例中，图形处理单元或并行处理器由单独制造的各式各样的硅芯粒组成。芯粒是一种至少部分封装的集成电路，其包括可以与其它芯粒组装成更大封装的逻辑的不同单元。具有不同IP核逻辑的芯粒的多样化集合可以组装到单个器件中。
soc 架构分解

[发明专利]抢占式页故障处理-CN202080014239.8在审
发明人： M·拉马多斯;V·韦姆拉帕利;N·库雷;W·B·萨德勒;J·D·皮亚尔斯;M·A·彼得;B·阿什鲍格;E·乌尔-艾哈迈德-瓦尔;N·加洛波冯波里斯;A·科克;A·阿南塔拉曼;S·迈于兰;V·乔治;S·金;V·安德烈 -专利权人：英特尔公司
申请日： 2020-02-10 - 公布日： 2021-11-26 - 主分类号： G06F9/50 文献下载
摘要：涉及预测性页故障处理的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：接收触发了计算进程的页故障的虚拟地址；检查用于虚拟存储器分配的虚拟存储器空间，所述虚拟存储器分配针对触发了所述页故障的所述计算进程；以及根据以下项之一来管理所述页故障：第一协议，所述第一协议响应于确定触发了所述页故障的所述虚拟地址是针对所述计算进程的所述虚拟存储器分配中的最后页，或者第二协议，所述第二协议响应于确定触发了所述页故障的所述虚拟地址不是针对所述计算进程的所述虚拟存储器分配中的最后页。还公开并要求保护其它实施例。
抢占故障处理

[发明专利]使用带有反馈输入的脉动阵列的可缩放稀疏矩阵乘法加速-CN202011565546.3在审
发明人： S·马余兰;J·帕拉;S·帕尔;A·加吉;S·马瓦哈;C·古拉姆;D·斯塔基;D·博卡尔;V·乔治 -专利权人：英特尔公司
申请日： 2020-12-25 - 公布日： 2021-11-05 - 主分类号： G06T1/20 文献下载
摘要：本文中描述了一种加速器设备，其包括：主机接口；与主机接口耦合的结构互连；以及与结构互连耦合的一个或多个硬件片，该一个或多个硬件片包括稀疏矩阵乘法加速硬件，该稀疏矩阵乘法加速硬件包括带有反馈的输入脉动阵列。
使用带有反馈输入脉动阵列缩放稀疏矩阵乘法加速

[发明专利]确定性延迟的图形处理器操作调度-CN202080014422.8在审
发明人： J·雷;S·帕内尔;S·坦格里;B·阿什博;S·贾纳斯;A·阿普;V·乔治;R·伊耶;N·贾殷;P·科;A·科克;M·麦克弗森;J·马斯特罗纳尔德;E·乌尔德-艾哈迈德-瓦勒;J·P·艾斯;E·萨姆森 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-10-15 - 主分类号： G06F9/38 文献下载
摘要：本文描述的实施例包括软件、固件和硬件，该软件、固件和硬件提供用于实现跨多个通用图形处理单元的确定性调度的技术。一个实施例提供了具有统一延迟的多GPU架构。一个实施例提供了用于基于存储器芯片热量来分布存储器输出的技术。一个实施例提供了用于实现热感知工作负载调度的技术。一个实施例提供了用于实现针对在多个GPU上调度工作负载的端到端合同的技术。
确定性延迟图形处理器操作调度

[发明专利]内核间的本地存储器共享-CN202080014451.4在审
发明人： V·安德烈;A·阿南塔拉曼;A·R·阿普;N·加洛坡冯伯里斯;A·科克;S·金;E·乌尔德-艾哈迈德-瓦勒;M·麦克弗森;S·马伊尤兰;V·兰加纳坦;J·雷;V·乔治 -专利权人：英特尔公司
申请日： 2020-01-23 - 公布日： 2021-10-08 - 主分类号： G06F9/50 文献下载
摘要：一个实施例提供了一种通用图形处理单元，包括：一组处理元件，用于执行由通用图形处理器执行的第二内核的一个或多个线程组、耦合到该组处理元件的片上存储器，以及与该组处理元件耦合的调度器，调度器将内核的线程组调度到该组处理元件，其中调度器用于调度第二内核的线程组在第一内核的线程组之后执行，响应于确定第二内核依赖于第一内核，第二内核的线程组被配置为访问片上存储器的包含由第一内核的线程组写入的数据的区域。
内核本地存储器共享

[发明专利]标量核集成-CN202080014238.3在审
发明人： J·雷;A·阿南塔拉曼;A·R·阿普;A·科克;E·乌尔-艾哈迈德-瓦尔;V·安德列;S·麦于兰;N·加洛普冯博里斯;M·麦克费尔森;B·阿什博;M·拉曼多斯;V·维穆拉帕利;W·萨德勒;J·皮尔斯;S·金;V·乔治 -专利权人：英特尔公司
申请日： 2020-02-11 - 公布日： 2021-09-28 - 主分类号： G06F9/50 文献下载
摘要：涉及图形处理器中的标量核集成的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：从主机集合体接收用于图形工作负荷的工作负荷指令集，确定操作集合中适合于由所述图形处理装置的标量处理器集合体执行的第一操作子集和操作集合中适合于由所述图形处理装置的向量处理器集合体执行的第二操作子集，将所述第一操作子集指派给所述标量处理器集合体以用于执行以生成第一输出集合，将所述第二操作子集指派给所述向量处理器集合体以用于执行以生成第二输出集合。还公开并要求保护其它实施例。
标量集成

[发明专利]具有用于混合浮点格式的点积累加指令的图形处理器和图形处理单元-CN202080014566.3在审
发明人： S·马伊尤兰;S·马尔瓦哈;A·加格;S·帕尔;J·帕拉;G·古拉姆;V·乔治;D·斯塔基;G-Y·鲁 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-09-28 - 主分类号： G06F9/30 文献下载
摘要：公开了具有用于混合浮点格式的点积累加指令的图形处理器和图形处理单元。在一个实施例中，图形多处理器包括用于分派指令的指令单元和耦合到该指令单元的处理资源。处理资源被配置为接收来自指令单元的点积累加指令，并且使用bfloat16数字(BF16)格式处理该点积累加指令。
具有用于混合浮点格式积累指令图形处理器处理单元

[发明专利]用于更新多GPU配置中的存储器侧高速缓存的系统和方法-CN202080011299.4在审
发明人： A·考克;J·雷;A·阿南塔拉曼;V·安德烈;A·阿普;S·科尔曼;N·加洛泊凡博列斯;V·乔治;P·开;S·金;M·麦克弗森;S·马余兰;E·乌尔德-阿迈德-瓦尔;V·兰加纳坦;J·瓦莱里奥 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-09-24 - 主分类号： G06F12/0811 文献下载
摘要：本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
用于更新 gpu 配置中的存储器高速缓存系统方法

[发明专利]用于多线程通道的同步的系统和方法-CN202080013602.4在审
发明人： V·安德烈;S·马余兰;S·金;V·乔治;A·考克;A·阿南塔拉曼 -专利权人：英特尔公司
申请日： 2020-02-24 - 公布日： 2021-09-21 - 主分类号： G06T1/20 文献下载
摘要：公开了用于同步分散的通道或漂移的线程的装置。在一个实施例中，图形多处理器包括队列，该队列具有带有第一组和第二组的组的初始状态，第一组具有第一指令类型和第二指令类型的线程，第二组具有第一指令类型和第二指令类型的线程。重分组引擎(或重分组电路)将线程重分组到第三组和第四组中，第三组具有第一指令类型的线程，第四组具有第二指令类型的线程。
用于多线程通道同步系统方法

[发明专利]用于利用队列和过渡存储以实现改善的低等待时间高带宽管芯上数据检取的系统和方法-CN202080013762.9在审
发明人： A·阿南塔拉曼;A·考克;V·乔治;S·马余兰;S·金;V·安德烈 -专利权人：英特尔公司
申请日： 2020-02-24 - 公布日： 2021-09-21 - 主分类号： G06F9/54 文献下载
摘要：公开了装置，其包括利用队列或过渡缓冲器以实现改善的低等待时间高带宽管芯上数据检取的通用图形处理单元和图形多处理器。在一个实施例中，图形多处理器包括：至少一个计算引擎，用于提供请求；队列或过渡缓冲器；以及逻辑，耦合至队列或过渡缓冲器。逻辑配置成用于：使请求被传递到队列或过渡缓冲器，以在不处理请求的情况下进行临时存储；以及确定队列或过渡缓冲器是否具有预定量的存储容量。
用于利用队列过渡存储实现改善等待时间带宽管芯数据系统方法

[发明专利]多GPU环境中的存储器预取-CN202080014300.9在审
发明人： J·雷;A·阿南塔拉曼;V·安德烈;A·R·阿普;N·加洛波冯波里斯;V·乔治;E·乌尔-艾哈迈德-瓦尔;M·麦克菲尔森;S·迈于兰;A·科克 -专利权人：英特尔公司
申请日： 2020-02-11 - 公布日： 2021-09-21 - 主分类号： G06F12/0862 文献下载
摘要：实施例一般涉及多GPU环境中的存储器预取。一种设备的实施例包括多个处理器，所述多个处理器包括用于处理数据的主机处理器和多个图形处理单元（GPU），所述GPU中的每一个GPU包括预取器和高速缓存；以及用于存储数据的存储器，所述存储器包括多个存储器元件；其中，所述GPU中的每一个GPU的所述预取器要将数据从所述存储器预取到所述GPU的所述高速缓存；以及其中，GPU的所述预取器被禁止从所述GPU或所述主机处理器不拥有的页预取。
gpu 环境中的存储器

1
2
3
4
下一页»
尾页
共 47 条