“S·桑塔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]用于硬件加速的高吞吐量电路架构-CN202180063177.4在审
发明人： S·桑塔;R·N·卡拉干达;马岷;H·乔德里;M·切普里;甄成;P·乔希;S·特鲁洛尔;A·库玛;K·曼吉;R·沙马;C·V·奎施纳 -专利权人：赛灵思公司
申请日： 2021-06-21 - 公布日： 2023-06-23 - 主分类号： G06F15/167 文献下载
摘要：一种硬件加速设备可以包括：通信地链接到主机中央处理单元(CPU)的交换机；经由控制总线耦合到交换机的适配器，其中控制总线被配置为从主机中央CPU向适配器传送描述符的地址；以及通过数据总线耦合到交换机的随机存取存储器(RAM)。RAM被配置为存储经由数据总线从主机CPU接收的描述符。硬件加速设备可以包括耦合到适配器并且被配置为执行由描述符指定的操作的计算单元。适配器可以被配置为：经由数据总线从RAM中检索描述符，将来自描述符的变元提供给计算单元，并且向计算单元提供控制信号以使用变元发起操作。
用于硬件加速吞吐量电路架构

[发明专利]流式传输平台流和架构-CN201980073849.2在审
发明人： C·S·泰亚玛高德鲁;R·N·卡拉干达;K·K·尚;R·松卡瓦利;H·C·尼马;K·谢;S·桑塔;L·侯 -专利权人：赛灵思公司
申请日： 2019-11-05 - 公布日： 2021-06-15 - 主分类号： G06F15/78 文献下载
摘要：一种集成电路(IC)可以包括第一内核电路[234‑1]，该第一内核电路在可编程电路系统内实现；第二内核电路[234‑2，234‑3，440‑1，440‑3]，该第二内核电路在可编程电路系统内实现；以及流业务管理器电路[212]，该流业务管理器电路耦合到第一内核电路[234‑1]和第二内核电路[234‑2，234‑3，440‑1，440‑3]。该流业务管理器电路[212]被配置为控制在第一内核电路[234‑2]与第二内核电路[234‑2，234‑3，440‑1，440‑3]之间交换的数据流。
传输平台架构

[发明专利]用于神经网络加速的机器学习运行时库-CN201880067685.8在审
发明人： A·吴;J·泽杰达;E·德拉耶;滕晓;S·桑塔;S·T·索伊;A·西拉萨奥;E·盖塞米;S·塞特勒 -专利权人：赛灵思公司
申请日： 2018-09-26 - 公布日： 2020-06-05 - 主分类号： G06N3/063 文献下载
摘要：本文中的实施例描述了使用库(130)将神经网络应用(120)与神经网络加速器(165)接合的技术。神经网络应用(120)可以在主机计算系统(105)上执行，而神经网络加速器(165)可以在大规模并行硬件系统(例如，FPGA(150))上执行。库(130)操作流水线(500)，用于将从神经网络应用(120)接收的任务提交给神经网络加速器(165)。在一个实施例中，流水线(500)包括分别对应于不同线程的预处理阶段、FPGA执行阶段和后处理阶段(135)。当从神经网络应用(120)接收到任务时，库(130)生成分组(410)，该分组(140)包括流水线中的不同阶段执行任务所需的信息。因为这些阶段与不同的线程(415)相对应，所以库(130)可以并行处理多个分组，这可以增加在硬件系统上的神经网络加速器(165)的利用。
用于神经网络加速机器学习运行

[发明专利]到数据库加速器的并行计算卸载-CN201880048004.3在审
发明人： H·K·弗马;S·桑塔;吴永军 -专利权人：赛灵思公司
申请日： 2018-06-14 - 公布日： 2020-04-03 - 主分类号： G06F16/2453 文献下载
摘要：本文中的实施例描述了用于在数据库加速器(145)中准备和执行与数据库查询相关的任务的技术。在一个实施例中，数据库加速器(145)与主机CPU(115)分离。数据库管理系统(DBMS)(120)可以将与数据库查询相对应的任务卸载到数据库加速器(145)。DBMS(120)可以从数据库请求与该查询相关的数据，并且然后将该数据转换为适合于由数据库加速器(145)处理的一个或多个数据块(340)。在一个实施例中，数据库加速器(145)包含可以并行或同时处理数据的个体硬件处理单元(PU)(150)。为了同时处理数据，数据块(340)包括个体PU数据块(420)，每个PU数据块旨在用于数据库加速器(145)中的相应PU(150)。
数据库加速器并行计算卸载