“A·卡佩拉尼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]有源栅极之上的栅极触点结构及其制造方法-CN201711401705.4有效
发明人： A·J·派特;T·加尼;M·博尔;C·韦布;H·戈麦斯;A·卡佩拉尼 -专利权人：英特尔公司
申请日： 2013-08-28 - 公布日： 2022-08-12 - 主分类号： H01L21/768 文献下载
摘要：描述了布置在栅极的有源部分上的栅极触点结构以及形成这种栅极触点结构的方法。例如，一种半导体结构包括具有有源区和隔离区的衬底。栅极结构具有布置在所述衬底的有源区上的部分和布置在所述衬底的隔离区上的部分。源极区和漏极区布置在所述衬底的有源区中、并且位于所述栅极结构的布置在有源区上的部分的任一侧上。栅极触点结构布置在所述栅极结构的布置在所述衬底的有源区上的部分上。
有源栅极之上触点结构及其制造方法

[发明专利]具有非分立的源极区和漏极区的纳米线结构-CN201811020734.0有效
发明人： S·M·塞亚;A·卡佩拉尼;M·D·贾尔斯;R·里奥斯;S·金;K·J·库恩 -专利权人：谷歌有限责任公司
申请日： 2011-12-23 - 公布日： 2022-07-12 - 主分类号： H01L29/06 文献下载
摘要：描述了具有非分立的源极区和漏极区的纳米线结构。例如，半导体器件包括布置在衬底之上的多条垂直堆叠的纳米线。每条纳米线包括布置在纳米线中的分立的沟道区。栅极电极叠置体包围多条垂直堆叠的纳米线。一对非分立的源极区和漏极区布置在多条垂直堆叠的纳米线的分立的沟道区的任一侧上并与多条垂直堆叠的纳米线的分立的沟道区相邻。
具有分立源极区漏极区纳米结构

[发明专利]具有调制的纳米线数目的半导体器件-CN201710082990.1有效
发明人： A·卡佩拉尼;K·J·库恩;R·里奥斯;G·比马拉塞蒂;T·加尼;S·金 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2021-07-20 - 主分类号： H01L29/78 文献下载
摘要：描述了具有调制纳米线数目的半导体器件和形成这种器件的方法例如，半导体结构包括第一半导体器件，第一半导体器件具有设置于衬底上方并且在具有第一最高纳米线的第一垂直平面中叠置的多个纳米线。第二半导体器件具有设置于衬底上方并且在具有第二最高纳米线的第二垂直平面中叠置的一个或多个纳米线。第二半导体器件包括比第一半导体器件少一个或多个的纳米线。第一和第二最高纳米线设置于与第一和第二垂直平面正交的平面中。
具有调制纳米目的半导体器件

[发明专利]有源栅极之上的栅极触点结构及其制造方法-CN201710034693.X有效
发明人： A·J·派特;T·加尼;M·博尔;C·韦布;H·戈麦斯;A·卡佩拉尼 -专利权人：英特尔公司
申请日： 2013-08-28 - 公布日： 2021-06-08 - 主分类号： H01L29/78 文献下载
摘要：描述了布置在栅极的有源部分上的栅极触点结构以及形成这种栅极触点结构的方法。例如，一种半导体结构包括具有有源区和隔离区的衬底。栅极结构具有布置在所述衬底的有源区上的部分和布置在所述衬底的隔离区上的部分。源极区和漏极区布置在所述衬底的有源区中、并且位于所述栅极结构的布置在有源区上的部分的任一侧上。栅极触点结构布置在所述栅极结构的布置在所述衬底的有源区上的部分上。
有源栅极之上触点结构及其制造方法

[发明专利]形成于全局隔离或局部隔离的衬底上的三维的锗基半导体器件-CN201710329076.2有效
发明人： A·卡佩拉尼;P·保蒂;B·E·贝蒂;A·J·派特 -专利权人：英特尔公司
申请日： 2013-06-07 - 公布日： 2021-03-16 - 主分类号： H01L21/335 文献下载
摘要：描述了形成在全局隔离或局部隔离的衬底上的三维的锗基半导体器件。例如，半导体器件包括半导体衬底。绝缘结构被设置在所述半导体衬底上方。三维含锗基体被设置在半导体释放层上，所述半导体释放层被设置在所述绝缘结构上。所述三维含锗基基体包括沟道区和在所述沟道区的任一侧上的源极区/漏极区。所述半导体释放层在所述源极区/漏极区下方，但不在所述沟道区下方。所述半导体释放层由与所述三维含锗基体的材料不同的半导体材料构成。栅极电极叠置体包围所述沟道区，其中，栅极电极叠置体的一部分被设置在所述绝缘结构上并横向相邻于所述半导体释放层。
形成全局隔离局部衬底三维半导体器件

[发明专利]单轴应变纳米线结构-CN201710568908.6有效
发明人： S·M·塞亚;S·金;A·卡佩拉尼 -专利权人：索尼公司
申请日： 2011-12-23 - 公布日： 2021-03-16 - 主分类号： H01L29/06 文献下载
摘要：描述了单轴应变纳米线结构。例如，一种半导体器件包括设置在衬底之上的多个垂直堆叠的单轴应变纳米线。所述单轴应变纳米线中的每者包括设置在所述单轴应变纳米线内的分立沟道区。所述分立沟道区具有沿所述单轴应变的方向的电流流动方向。在所述分立沟道区的两侧将所述源极区和漏极区设置到所述纳米线内。栅电极堆叠体完全包围所述分立沟道区。
应变纳米结构

[发明专利]具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件-CN201710011200.0有效
发明人： A·卡佩拉尼;P·G·托尔钦斯基;K·J·库恩;G·A·格拉斯;V·H·勒 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2020-08-21 - 主分类号： H01L27/02 文献下载
摘要：描述了具有纳米线或半导体主体的共衬底半导体器件和用于形成这种共衬底器件的方法，其中所述纳米线或半导体主体具有不同材料取向或组成。例如，半导体结构包括具有设置于结晶衬底之上的第一纳米线或半导体主体的第一半导体器件。所述第一纳米线或半导体主体由具有第一全局晶体取向的半导体材料组成。所述半导体结构还包括具有设置于所述结晶衬底之上的第二纳米线或半导体主体的第二半导体器件。所述第二纳米线或半导体主体由具有不同于所述第一全局取向的第二全局晶体取向的半导体材料组成。所述第二纳米线或半导体主体通过设置于所述第二纳米线或半导体主体与所述结晶衬底之间的隔离基座与所述结晶衬底隔离。
具有包含不同材料取向组成纳米半导体主体衬底半导体器件

[发明专利]CMOS纳米线结构-CN201710010690.2有效
发明人： S·金;K·J·库恩;T·加尼;A·S·默西;A·卡佩拉尼;S·M·塞亚;R·里奥斯;G·A·格拉斯 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2019-10-18 - 主分类号： H01L21/8238 文献下载
摘要：描述了互补金属氧化物半导体纳米线结构。例如，第一半导体器件包含设置于基底上方的第一纳米线。所述第一纳米线在所述基底上方的第一距离处具有中点，并且所述第一纳米线包含分离的沟道区和在所述分离的沟道区的两侧上的源区和漏区。第一栅电极叠层完全围绕所述第一纳米线的所述分离的沟道区。所述半导体结构还含第二半导体器件。所述第二半导体器件包含设置于所述基底上方的第二纳米线。所述第二纳米线在所述基底上方的第二距离处具有中点，并且所述第二纳米线包括分离的沟道区和在所述分离的沟道区的两侧上的源区和漏区。所述第一距离不同于所述第二距离。第二栅电极叠层完全围绕所述第二纳米线的所述分离的沟道区。
cmos 纳米结构

[发明专利]具有调节高度的三维主体的半导体器件-CN201811133486.0在审
发明人： A·卡佩拉尼;K·J·库恩;R·里奥斯;A·C·达维拉拉托雷;T·加尼 -专利权人：英特尔公司
申请日： 2011-12-21 - 公布日： 2019-02-15 - 主分类号： H01L21/8234 文献下载
摘要：描述了具有调节高度的三维主体的半导体器件和形成这样的器件的方法。例如，半导体结构包括具有设置在衬底之上的第一半导体主体的第一半导体器件。第一半导体主体具有第一高度和带有第一水平面的最上表面。半导体结构还包括具有设置在衬底之上的第二半导体主体的第二半导体器件。第二半导体主体具有第二高度和带有第二水平面的最上表面。第一和第二水平面是共平面的，且第一和第二高度是不同的。
半导体器件半导体主体半导体结构上表面衬底三维共平面

[发明专利]具有非分立的源极区和漏极区的纳米线结构-CN201180076434.4有效
发明人： S·M·塞亚;A·卡佩拉尼;M·D·贾尔斯;R·里奥斯;S·金;K·J·库恩 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2018-10-09 - 主分类号： H01L21/336 文献下载
摘要：描述了具有非分立的源极区和漏极区的纳米线结构。例如，半导体器件包括布置在衬底之上的多条垂直堆叠的纳米线。每条纳米线包括布置在纳米线中的分立的沟道区。栅极电极叠置体包围多条垂直堆叠的纳米线。一对非分立的源极区和漏极区布置在多条垂直堆叠的纳米线的分立的沟道区的任一侧上并与多条垂直堆叠的纳米线的分立的沟道区相邻。
具有分立源极区漏极区纳米结构

[发明专利]在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件-CN201380044198.7有效
发明人： A·卡佩拉尼;A·J·派特;T·加尼;H·戈麦斯;S·金 -专利权人：英特尔公司
申请日： 2013-06-11 - 公布日： 2018-06-19 - 主分类号： H01L29/78 文献下载
摘要：描述了在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件。例如，一种半导体器件包括半导体衬底。绝缘结构被布置在半导体衬底之上。三维沟道区被布置在绝缘结构之上。源极区和漏极区被布置在三维沟道区的任一侧上和外延种子层上。外延种子层由与三维沟道区不同的半导体材料组成，且被布置在绝缘结构上。栅极电极叠置体围绕三维沟道区，具有布置在绝缘结构上的部分并与外延种子层横向相邻。 1
绝缘结构沟道区衬底半导体器件三维种子层局部隔离全包围半导体半导体材料隔离横向相邻栅极电极叠置体漏极区源极区

[发明专利]有源栅极之上的栅极触点结构及其制造方法-CN201380043706.X有效
发明人： A·J·派特;T·加尼;M·博尔;C·韦布;H·戈麦斯;A·卡佩拉尼 -专利权人：英特尔公司
申请日： 2013-08-28 - 公布日： 2018-01-26 - 主分类号： H01L29/78 文献下载
摘要：描述了布置在栅极的有源部分上的栅极触点结构以及形成这种栅极触点结构的方法。例如，一种半导体结构包括具有有源区和隔离区的衬底。栅极结构具有布置在所述衬底的有源区上的部分和布置在所述衬底的隔离区上的部分。源极区和漏极区布置在所述衬底的有源区中、并且位于所述栅极结构的布置在有源区上的部分的任一侧上。栅极触点结构布置在所述栅极结构的布置在所述衬底的有源区上的部分上。
有源栅极之上触点结构及其制造方法

[发明专利]具有隔离的主体部分的半导体器件-CN201180076400.5有效
发明人： A·卡佩拉尼;S·M·塞亚;T·加尼;H·戈麦斯;J·T·卡瓦列罗斯;P·H·基斯;S·金;K·J·库恩;A·D·利拉科;R·里奥斯;M·萨尼 -专利权人：英特尔公司
申请日： 2011-12-20 - 公布日： 2018-01-09 - 主分类号： H01L29/78 文献下载
摘要：描述了具有隔离的主体部分的半导体器件。例如，半导体结构包括设置于半导体衬底上方的半导体主体。所述半导体主体包括沟道区和沟道区的两侧上的源极区和漏极区对。隔离基座设置于所述半导体主体与所述半导体衬底之间。栅极电极堆叠体至少部分地包围所述半导体主体的沟道区的一部分。
具有隔离主体部分半导体器件

[发明专利]单轴应变纳米线结构-CN201180076446.7有效
发明人： S·M·塞亚;S·金;A·卡佩拉尼 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2017-06-13 - 主分类号： H01L21/336 文献下载
摘要：描述了单轴应变纳米线结构。例如，一种半导体器件包括设置在衬底之上的多个垂直堆叠的单轴应变纳米线。所述单轴应变纳米线中的每者包括设置在所述单轴应变纳米线内的分立沟道区。所述分立沟道区具有沿所述单轴应变的方向的电流流动方向。在所述分立沟道区的两侧将所述源极区和漏极区设置到所述纳米线内。栅电极堆叠体完全包围所述分立沟道区。
应变纳米结构

[发明专利]形成于全局隔离或局部隔离的衬底上的三维的锗基半导体器件-CN201380045169.2有效
发明人： A·卡佩拉尼;P·保蒂;B·E·贝蒂;A·J·派特 -专利权人：英特尔公司
申请日： 2013-06-07 - 公布日： 2017-04-12 - 主分类号： H01L29/78 文献下载
摘要：描述了形成在全局隔离或局部隔离的衬底上的三维的锗基半导体器件。例如，半导体器件包括半导体衬底。绝缘结构被设置在所述半导体衬底上方。三维含锗基体被设置在半导体释放层上，所述半导体释放层被设置在所述绝缘结构上。所述三维含锗基基体包括沟道区和在所述沟道区的任一侧上的源极区/漏极区。所述半导体释放层在所述源极区/漏极区下方，但不在所述沟道区下方。所述半导体释放层由与所述三维含锗基体的材料不同的半导体材料构成。栅极电极叠置体包围所述沟道区，其中，栅极电极叠置体的一部分被设置在所述绝缘结构上并横向相邻于所述半导体释放层。
形成全局隔离局部衬底三维半导体器件

1
2
下一页»
尾页
共 20 条