“蒙卡娜”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种非易失存储器耐久力物理数据模型测试方法-CN201610772489.3有效
发明人：蒋玉茜;蒙卡娜 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2016-08-30 - 公布日： 2019-07-16 - 主分类号： G11C29/50 文献下载
摘要：本发明公开了一种消除高安全智能卡芯片数据加解密对非易失存储器可靠性测试影响的方法。针对数据加密后写入存储器的物理数据与编程预期数据不一致，在测试COS中嵌入预加解密函数，对数据进行预加解密处理，保证写入存储器的物理数据与预期数据一致。本发明提出的非易失存储器物理数据模型测试方法，能够覆盖典型物理失效模式，有效地考核高安全智能卡芯片中非易失存储器的本征可靠性水平。
一种非易失存储器耐久物理数据模型测试方法

[发明专利]增强智能卡可靠性的方法-CN201410427123.3有效
发明人：杨念东;蒙卡娜 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2014-08-27 - 公布日： 2018-01-30 - 主分类号： G06F21/77 文献下载
摘要：本发明是一种增强智能卡可靠性的方法，属于嵌入式软件领域中的智能卡的嵌入式软件可靠性设计领域。本发明提出一种在智能卡程序中设置软件开关、通过控制软件开关，减少智能卡程序因受到干扰错误的执行了擦写函数的概率，达到增强智能卡可靠性的目的。
增强智能卡可靠性方法

[发明专利]一种提高FlashNFC‑SIM智能卡接口响应能力的方法-CN201610739399.4在审
发明人： 蒙卡娜;盛娜 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2016-08-26 - 公布日： 2017-02-22 - 主分类号： G06F13/24 文献下载
摘要：以Flash为主存储器的NFC‑SIM芯片在Flash擦写期间CPU无法读取存储在Flash中的程序，无法响应接口中断，会影响NFC‑SIM芯片的接口响应能力。为了解决此问题，本发明提出了一种提高Flash NFC‑SIM芯片接口响应能力的实现方法。在接口产生需要CPU快速响应的中断时，产生Flash擦写中止请求信号，中止Flash擦写操作后CPU恢复运行，快速响应中断，之后再通过判断Flash擦写中止标志启动恢复Flash擦写操作。通过采用该方法，使Flash NFC‑SIM芯片能够支持7816和SWP接口并行进行Flash擦写操作，有效提高了Flash擦写期间的接口响应能力。
一种提高 flashnfc sim 智能卡接口响应能力方法

[发明专利]一种低漏电双CPU核安全芯片架构-CN201610352610.7在审
发明人：陈波涛;范长永;关红波;蒙卡娜;于敦山 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2016-05-26 - 公布日： 2016-11-02 - 主分类号： G06F21/76 文献下载
摘要：本发明提出一种低漏电双CPU核安全芯片架构，该架构可以实现安全物理隔离和静态功耗的最小化。该架构采用了两个CPU子系统，一个CPU为低性能低功耗低逻辑门数，用于处理通讯接口等非安全应用；另外一个CPU为高性能高安全CPU，用于提供高复杂度高性能的密码计算及敏感信息处理等高安全应用。高性能CPU系统逻辑复杂度较高，其电源在芯片进入Standby状态时被门控关断以降低芯片整体漏电功耗。
一种漏电 cpu 安全芯片架构

[发明专利]一种保持占空比的组合逻辑电路-CN201210595906.3无效
发明人：杨逸轩;王延斌;蒙卡娜;包乌日吐 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2012-12-28 - 公布日： 2014-07-09 - 主分类号： G06F17/50 文献下载
摘要：本发明提出了一种保持占空比的组合逻辑电路实现结构，该电路结构具有保持输入输出信号占空比的特点。该发明适用于输入输出信号占空比一致性要求较高的电路设计领域，如双沿采样的同步电路设计领域。通过本发明可完成集成电路中时钟路径占空比保持，优势在于使得经组合逻辑的时钟信号占空比保持与输入信号一致，使得集成电路中数字电路建立(setup)时间更易满足收敛要求。
一种保持组合逻辑电路

[发明专利]适用于Jpeg2000标准的高速比特平面解码方法及电路-CN200610144044.7有效
发明人：马依迪;魏春峰;蒙卡娜;陈波涛 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2006-11-24 - 公布日： 2008-06-04 - 主分类号： G06T9/00 文献下载
摘要：本发明公开了一种针对ISO/IEC JPEG2000图像压缩编解码标准中EBCOT系数比特平面快速解码的实现方法及其电路结构，以提高JPEG2000 EBCOT解码效率。本发明提出的位平面解码电路将原码块扩展虚拟象素构成新的码块，分三个bank存储系数及系数的状态信息，减小了存储器的访问量。并且采用6×4的窗口对系数进行扫描，加速了解码过程；同时利用并行技术进一步提高了总的EBCOT解码吞吐量。本发明可以提高JPEG2000图像解码效率，可以广泛应用于数码影像产品中。
适用于 jpeg2000 标准高速比特平面解码方法电路

[发明专利]一种提高JPEG2000 MQ解码效率的方法和电路-CN200610144229.8无效
发明人： 蒙卡娜;魏春峰;马依迪 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2006-11-30 - 公布日： 2008-06-04 - 主分类号： H04N7/26 文献下载
摘要：JPEG2000标准中，MQ解码流程需要进行很多判断、分支及循环的操作。在电路设计时，如果完全按照标准流程设计，将极大的降低解码器的效率。为此，本发明对MQ解码流程进行了化简和改进，优化了概率估计和解码过程，重新设计了上下文状态表，使解码器在接收到CX后，不需要查询ROM中的PET表，通过译码即可得到解码数据D，减少了位平面解码器的等待时间。同时改进了重整流程中的移位和字节输入操作，使重整和字节输入操作可在一个周期内完成。本发明提高了MQ解码的效率，解码电路能够实现每两个时钟周期解码一个CX，输出一个解码数据D。
一种提高 jpeg2000 mq 解码效率方法电路

[发明专利]电能表专用集成电路的抗干扰电路结构-CN200510135527.6无效
发明人：薛一鸣;陈波涛;魏春峰;王征;张牧童;蒙卡娜 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2005-12-30 - 公布日： 2007-07-04 - 主分类号： G01R11/02 文献下载
摘要：一种电能表专用集成电路的抗干扰电路，包括：电量计度硬件逻辑电路、MCU、存储器数据接口控制电路。所述电路结构中，电量计度硬件逻辑电路独立于MCU完成电量计度、最大需量计算、预付费、字轮驱动和继电器控制功能；MCU完成通信规约处理和显示功能；存储器数据接口控制电路完成MCU与计度电路访问存储器的总线仲裁，并在外电上电时从存储器加载电量处理参数到硬件逻辑。这种电路结构将电能表计度这一核心功能从原来由MCU处理中独立出来，避免了MCU程序执行过程易受外界干扰影响导致电量丢失这一严重缺陷。经实际测试证明，采用这种电路结构后，即便MCU在实际工作过程中受到严重干扰后程序不能正常执行，也不影响电量的记录。
电能表专用集成电路抗干扰电路结构