“G06F13/24”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果384个，建议您升级VIP下载更多相关专利

[发明专利]用于堆栈指针值预测的方法和装置-CN201910109821.1有效
发明人： H·杰克逊 -专利权人：美普思技术有限责任公司
申请日： 2015-01-16 - 公布日： 2023-10-27 - 主分类号： G06F13/24 文献下载
摘要：描述了用于堆栈指针值预测的方法和装置。在实施例中，当出现增大堆栈的指令时存储数据。所存储的信息包括尺寸参数，该尺寸参数表明了堆栈增大了多少以及以下中的一个或两个：当前保持有堆栈指针值的寄存器ID或当前堆栈指针值。当出现随后的用于缩小堆栈的指令时，在所存储的数据中搜索具有相对应尺寸参数的一个或多个条目。如果识别出这样的条目，则存储在该条目中的其它信息被用来预测堆栈指针值，而非使用指令来计算新的堆栈指针值。在使用了寄存器重命名的情况下，条目中的信息用于将堆栈指针重映射到不同的物理寄存器。
用于堆栈指针预测方法装置

[发明专利]基于C-SKY架构芯片降低GPIO中断响应时间的方法、芯片和装置-CN202310775170.6在审
发明人：陶伟;董飞龙;姚浩;陈军健;蔡田田;关志华;邓清唐;邝野 -专利权人：南方电网数字电网研究院有限公司
申请日： 2023-06-27 - 公布日： 2023-10-10 - 主分类号： G06F13/24 文献下载
摘要：本申请涉及一种基于C‑SKY架构芯片降低GPIO中断响应时间的方法、芯片、装置、服务器、存储介质和计算机程序产品。该方法包括：获取芯片发送的中断请求；中断请求用于指示对芯片中的GPIO引脚执行中断处理；基于中断请求，确定用于存储GPIO引脚的中断状态的状态寄存器地址；中断状态包括用于表征GPIO引脚处于中断响应的第一状态；调用预设的状态索引指令访问状态寄存器地址，以确定芯片中中断状态为第一状态的目标GPIO引脚；状态索引指令为单周期的查找指令，且状态索引指令用于降低GPIO引脚的中断响应时间；基于预设的中断服务程序对目标GPIO引脚执行中断处理。采用本方法能够缩短对异常引脚的索引时间，减小处理异常引脚的中断响应时间和提升对芯片应用的稳定性。
基于 sky 架构芯片降低 gpio 中断响应时间方法装置

[发明专利]基于PCIE控制器的多芯片通信方法、设备及存储介质-CN202310667701.X有效
发明人：周明瑞;周海;绍华 -专利权人：湖北芯擎科技有限公司
申请日： 2023-06-07 - 公布日： 2023-10-10 - 主分类号： G06F13/24 文献下载
摘要：本申请公开了一种基于PCIE控制器的多芯片通信方法、设备及存储介质，第一芯片的第一PCIE控制器与第二芯片的第二PCIE控制器连接，包括：获取第一芯片待传输至第二芯片的第一待传输数据；利用第一PCIE控制器的直接内存访问引擎，将第一待传输数据传输至第二PCIE控制器，以通过第二PCIE控制器的地址转换功能将第一待传输数据转发到第二芯片的内存，以供第二芯片读取第一待传输数据。本申请将不同芯片的PCIE控制器直连，利用DMA引擎完成多个芯片之间的数据传输，以将DMA技术应用于多芯片通信，避免了加速器模块的限制，提高了多芯片通信的IO吞吐能力，降低了成本，提供了更简单的芯片高速互联组网的拓扑结构。
基于 pcie 控制器芯片通信方法设备存储介质

[发明专利]硬件接口信号的生成方法、装置及电子设备-CN202380009060.7在审
发明人：陈超凡;黄家明;刘宝阳 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-04-28 - 公布日： 2023-10-03 - 主分类号： G06F13/24 文献下载
摘要：本申请公开了一种硬件接口信号的生成方法、装置及电子设备。其中，该方法包括：通过第一系统获取请求命令；确定请求命令对应的多个逻辑位信息；根据多个逻辑位信息和定时器生成请求命令对应的硬件接口信号。本申请解决了现有技术中需要芯片本身具备控制器的硬件逻辑设计，从而导致的芯片的设计成本较高的技术问题。
硬件接口信号生成方法装置电子设备

[发明专利]一种串行交互式传输扩展接口设计方法-CN202010966338.8有效
发明人：任慧;范宜敏;李海菊;柏玲君 -专利权人：北京神州飞航科技有限责任公司
申请日： 2020-09-15 - 公布日： 2023-10-03 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种串行交互式传输扩展接口设计方法，该方法适用于Xilinx公司ZYNQ‑7000 SoC芯片，包括：设计串行交互缓冲区单元，该单元由SoC中的FPGA设计实现，包括通用消息FIFO模块、中断消息FIFO模块和中断向量FIFO模块；设计串行交互包单元，该单元是SoC中FPGA与软核间数据交互的基本元素，由15个32bit数据组成，由包头字段、长度字段、控制字字段、数据字字段、校验和字段、包尾字段组成。本发明能够在一定程度上解决SoC中FPGA与软核间基于寄存器的数据交互方式带来的资源紧张、时延大等不足。
一种串行交互式传输扩展接口设计方法

[发明专利]中断信号清除方法、装置、存储介质及通信系统-CN202310630980.2在审
发明人：冯彦东;刘腾飞;谢伟军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2023-05-30 - 公布日： 2023-09-29 - 主分类号： G06F13/24 文献下载
摘要：本申请公开一种中断信号清除方法、装置、存储介质及通信系统，其中，中断信号清除方法包括：可以在主机接收到从机发送的中断信号时，通过串行通信接口读取与所述中断信号关联的初始中断数据，将初始中断数据进行锁存，当从机芯片的时钟频率小于通信总线协议的传输速率时，根据传输速率确定目标时间节点，根据目标时间节点在多个从机各自对应的通道内判断是否存在有效中断数据，在确定存在有效中断数据的通道内产生复位信号，复位信号用于清除中断信号。本实施例利用通信协议工作的时间节点，产生各中断源的复位信号，对各中断寄存器分别进行相应的异步复位，以解决现有技术中在异步清除中断信号时所造成的中断信号误清除问题。
中断信号清除方法装置存储介质通信系统

[发明专利]总线通信的UART侧处理方法与通信装置-CN201911343536.2有效
发明人：陈雪峰;徐文良;朱念好 -专利权人：上海航芯电子科技股份有限公司
申请日： 2019-12-20 - 公布日： 2023-09-26 - 主分类号： G06F13/24 文献下载
摘要：本发明提供了一种总线通信的UART侧处理方法与通信装置，其中，UART端具有RX管脚与TX管脚，所述RX管脚与所述TX管脚短接后通过单根线对接于所述1‑WIRE端的连接端；本发明可在UART端模拟1‑WIRE总线的时序，从而实现UART端与1‑WIRE端间数据的发送与接收，进一步方案中，还可实现1‑WIRE端复位脉冲的应答。进而，在使用了本发明的方案后，可无需配置相应的1‑WIRE总线接口，避免了成本的增加，且在未配置1‑WIRE总线接口的情况下，依旧实现基于1‑WIRE协议的总线通信。
总线通信 uart 处理方法装置

[发明专利]一种基于FPGA的多路AXI总线的控制方法-CN202010653912.4有效
发明人：江超 -专利权人：上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-09-26 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种基于FPGA的多路AXI总线的控制方法，整个架构采用4根AXI总线和DDR产生数据交互，第一根AXI总线部署目标检测算法，主要包括图片数据，卷积计算模块和量化模块；第二根AXI总线主要用来传输对应的权重数据，2D网络最终的计算结果通过第一根和第二根AXI总线写回DDR，第三根AXI总线主要部署激光点云网络，3D网络的计算结果通过第三根AXI总线写回DDR，这部分结果作为2D网络的输入；第四根总线主要部署3D网络的一些前向计算，最终的结果由第四根DDR总线写回DDR内存，并且这部分数据作为3D网络的输入。本发明不需要过多花费资源和损失算法精度的情况下，降低了整个FPGA的时延并且提高了帧率，满足了相应的场景实际需求。
一种基于 fpga axi 总线控制方法

[发明专利]中断处理方法及装置、计算机可读存储介质-CN202310736321.7在审
发明人：王健;陈俞安 -专利权人：北京紫光展锐通信技术有限公司
申请日： 2023-06-20 - 公布日： 2023-09-19 - 主分类号： G06F13/24 文献下载
摘要：一种中断处理方法及装置、计算机可读存储介质，中断处理装置包括：虚拟机监视器以及中断控制单元；虚拟机监视器，适于获取至少一个虚拟机发送的中断请求，基于中断请求生成第一控制信号并发送，接收目标物理外设的中断信息，并将目标物理外设的中断信息发送至至少一个虚拟机；目标物理外设与目标虚拟机直通；中断控制单元，适于基于第一控制信号，建立与目标物理外设之间的通路，通路用于传输目标物理外设的中断信息；以及，将目标物理外设的中断信息发送至虚拟机监视器。采用上述方案，当目标物理外设与目标虚拟机直通时，其他虚拟机能够获取目标物理外设的中断信息。
中断处理方法装置计算机可读存储介质

[发明专利]中断信息获取方法、装置、计算机、电子设备和介质-CN202310606292.2在审
发明人：李超;李凤民;苏宁宁 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-26 - 公布日： 2023-09-19 - 主分类号： G06F13/24 文献下载
摘要：本申请公开了一种中断信息获取方法、装置、计算机、电子设备和介质，其中方法包括：基于目标串行总线设备对应的配置空间，确定所述目标串行总线设备的中断能力结构体；基于所述中断能力结构体，确定所述目标串行总线设备对应的基地址、中断信息表的偏移量、中断使能表的偏移量和中断向量数量；确定所述基地址在内存中对应的虚拟地址；基于所述虚拟地址、所述中断信息表的偏移量、所述中断使能表的偏移量和所述中断向量数量，从所述内存中读取所述目标串行总线设备的中断信息。本申请提供的方法和装置，实现了通过操作系统全面地读取目标串行总线设备的中断信息。
中断信息获取方法装置计算机电子设备介质

[发明专利]应用处理器和包括中断控制器的集成电路-CN201710881552.1有效
发明人：朴庭佑 -专利权人：三星电子株式会社
申请日： 2017-09-26 - 公布日： 2023-09-19 - 主分类号： G06F13/24 文献下载
摘要：提供了应用处理器和包括中断控制器的集成电路。一种应用处理器，包括：多个中断源，被分别分配了多个中断号；中央处理器(CPU)，被配置为接收中断请求信号和中断号信号，并对所述多个中断源中的至少一个执行中断处理过程，其中，所述多个中断源中的所述至少一个与所述中断号信号相应；中断控制器包括与系统总线连接的主接口，中断控制器被配置为基于从所述多个中断源中的所述至少一个接收到的中断信号产生所述中断请求信号和所述中断号信号，并通过主接口将所述中断号信号发送到CPU。
应用处理器包括中断控制器集成电路

[发明专利]执行不可屏蔽中断的方法和装置-CN201910408194.1有效
发明人：马军;丁天虹;童肇哲 -专利权人：华为技术有限公司
申请日： 2015-10-16 - 公布日： 2023-09-12 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种执行不可屏蔽中断的方法和装置，该方法包括：在非安全模式下获取安全中断请求，并中断操作系统OS的操作，该安全中断请求不可被屏蔽；通过所述安全中断请求进入安全模式，在所述安全模式下保存所述OS的操作中断时OS状态的中断上下文；返回所述非安全模式执行用户定义处理；在所述用户定义处理完成后，再次进入所述安全模式，在该安全模式下根据所述中断上下文恢复所述OS状态；再次返回所述非安全模式，继续执行所述OS的操作。本发明实施例的执行不可屏蔽中断的方法和装置，可以不依赖于硬件简单地实现NMI。
执行不可屏蔽中断方法装置

[发明专利]一种基于PCIE的中断信息处理方法-CN202310174347.7有效
发明人：刘曼;李国林;王立峰 -专利权人：广州万协通信息技术有限公司
申请日： 2023-02-24 - 公布日： 2023-09-05 - 主分类号： G06F13/24 文献下载
摘要：本申请实施例公开了一种基于PCIE的中断信息处理方法，该方法包括：在设备端每次检测到中断事件时，发送对应的中断向量、中断请求信号以及应答帧至PCIE端，并对中断请求信号进行第一标记；PCIE端接收应答帧和中断向量，并将应答帧发送至PC端，确定中断向量对应的中断信息，并判断中断向量是否被屏蔽，若被屏蔽，则不对中断信息进行响应，并在预设时间内再次接收中断向量，若未被屏蔽，则发送中断应答信号至设备端，发送中断信息至PC端；设备端接收中断应答信号，对中断请求信号进行第二标记；PC端分别接收中断信息和应答帧，基于每个中断信息查找对应的应答帧，并进行相应处理，节约了数据通道资源，避免了中断信息丢失和大量占用PC端CPU。
一种基于 pcie 中断信息处理方法

[发明专利]一种I2C设备的快速识别方法、装置、设备及存储介质-CN202310638594.8在审
发明人：赵兴 -专利权人：合芯科技有限公司;上海合芯数字科技有限公司
申请日： 2023-05-31 - 公布日： 2023-08-25 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种I2C设备的快速识别方法、装置、设备及存储介质，当检测到第一I2C设备处于上电状态时，接收第一I2C设备主动生成的第一中断请求，并将第一中断请求发送给中断控制器，以使中断控制器在接收到第一中断请求后，获取第一I2C设备对应的第一I2C端口，并将第一I2C端口对应的中断电平信号调整为第一中断低电平信号；当确定中断电平信号被调整为第一中断低电平信号后，控制中断控制器向基本输入输出系统发送第一中断低电平信号，以使基本输入输出系统基于第一中断低电平信号，确定当前配置机器中存在所述第一I2C设备；与现有技术相比，本发明的技术方案能提高I2C设备的识别效率。
一种 i2c 设备快速识别方法装置存储介质

[发明专利]一种基于I2C总线的中断读取与清除的控制方法-CN202010329318.X有效
发明人：廖新志 -专利权人：上海琪云工业科技有限公司
申请日： 2020-04-23 - 公布日： 2023-08-22 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种基于I2C总线的中断读取与清除的控制方法，包括以下步骤：步骤S101，中央控制器通过I2C总线接口配置设备控制器和寄存器，其中，寄存器包括：中断源状态寄存器，用于发出模块的中断请求；中断状态寄存器，用于获得模块的工作状态、中断标志和告警标志；步骤S103，设备控制器对中央控制器发送设备中断信号。通过对中央处理器I2C总线接口读取到的中断状态寄存器位bit清零，对发生中断而没有被中央处理器通过I2C总线接口读取到的中断状态寄存器位bit不进行清零的控制，实现了中央处理器不会漏读设备的中断状态寄存器以及设备中断源的中断不会被释放直至中央处理器读取到了这个中断，确保了系统工作的可靠性和安全性，以及和对设备的保护。
一种基于 i2c 总线中断读取清除控制方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 384 条