“G06F21/76”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果230个，建议您升级VIP下载更多相关专利

[发明专利]一种基于工艺偏差型TDC的硬件木马检测方法-CN202010422872.2有效
发明人：赵毅强;蒯钧;马浩诚;刘燕江;叶茂 -专利权人：天津大学
申请日： 2020-05-19 - 公布日： 2023-10-27 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。
一种基于工艺偏差 tdc 硬件木马检测方法

[发明专利]一种基于FPGA实现多算法可重配置的密码卡设计方法-CN202310827971.2有效
发明人：朱彤;李振;刘守昌 -专利权人：山东多次方半导体有限公司;三未信安科技股份有限公司
申请日： 2023-07-07 - 公布日： 2023-10-13 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种基于FPGA实现多算法可重配置的密码卡设计方法，包括：根据FPGA内部各模块功能分别划分为静态逻辑控制区域和动态逻辑控制区域；通过编程工具在所述动态逻辑控制区域添加多种密码算法；将所述静态逻辑控制区域编译到单个静态配置文件中，将所述密码卡所需的多种密码算法编译成相对应的多个动态配置文件中。为保护密码卡本身的安全性，可在出厂时将密码卡所支持的密码算法设置为固定的模拟算法或者根据客户要求设置固定算法，在真正使用密码卡进行加解密运算时，可根据不同的需求与应用场景，将事先生产的不同密码算法对应的动态配置文件写入密码卡，达到保护密码算法的目的，增加密码卡加解密功能的保障性。
一种基于 fpga 实现算法配置密码设计方法

[发明专利]一种提高处理器运行安全性的方法、装置及CPU芯片-CN201911278710.X有效
发明人：冯浩;应志伟;杜朝晖 -专利权人：海光信息技术股份有限公司
申请日： 2019-12-12 - 公布日： 2023-10-03 - 主分类号： G06F21/76 文献下载
摘要：本发明的实施例公开一种提高处理器运行安全性的方法、装置及CPU芯片，涉及安全技术领域，为提高处理器运行安全性而发明。所述方法包括：监测进程是否发生切换；若监测到进程发生切换，则查询清除配置信息，其中，所述清除配置信息为对微架构信息是否进行清除的配置信息；根据所述清除配置信息，确定需要清除的处理器微架构中的信息；对需要清除的处理器微架构中的信息进行清除操作。本发明适用于提高处理器运行安全性的场合。
一种提高处理器运行安全性方法装置 cpu 芯片

[发明专利]多芯片安全可编程系统和方法-CN202180093307.9在审
发明人： S·钱德拉;T·沃格特;M·古普塔;S·拉加瓦 -专利权人：美国莱迪思半导体公司
申请日： 2021-12-08 - 公布日： 2023-09-29 - 主分类号： G06F21/76 文献下载
摘要：提供了各种技术来实现多芯片安全和可编程系统和方法。在一个示例中，多芯片模块系统用于提供集成可编程逻辑功能和安全功能。多芯片模块系统包括第一管芯，第一管芯包括被配置为提供可编程逻辑功能的至少一部分的可编程逻辑器件(PLD)。多芯片系统还包括第二管芯，第二管芯包括被配置为执行安全功能的至少一部分的安全引擎。安全引擎还被配置为从第一管芯接收与第一配置图像和第二配置图像相关联的数据；基于该数据在存储器上对第二配置图像的执行读取操作；以及认证第二配置图像。多芯片系统还包括配置引擎，配置引擎被配置为根据第一配置图像对PLD进行编程。提供了相关的器件和方法。
芯片安全可编程系统方法

[发明专利]嵌入式系统安全防护架构体系-CN201911084762.3有效
发明人：蒋欣欣;王颖;张杨 -专利权人：北京计算机技术及应用研究所
申请日： 2019-11-08 - 公布日： 2023-09-26 - 主分类号： G06F21/76 文献下载
摘要：本发明涉及一种嵌入式系统安全防护架构体系，其中，包括：Flash安全存储芯片、RTC芯片、SRAM以及FPGA；FPGA芯片集成通信模块、PCIe IP接口、嵌入式CPU以及算法模块；算法模块提供SM2、SM3以及SM4三类算法IP核，用于提供签名、验签、对称算法、杂凑运算以及对称加解密密码运算；PCIe IP接口，对外提供PCIe快速通道；通信模块包括管理通道以及算法通道，管理通道用于实现数据包在信号通道中的传输管理；算法通道在FPGA内部为算法模块中支持的算法分配相互独立的逻辑资源及高速缓冲区，以实现算法的并行执行。
嵌入式系统安全防护架构体系

[发明专利]基于离散分布式芯片唯一序列号的FLASH加密方法和装置-CN202310806787.X有效
发明人：请求不公布姓名 -专利权人：灵动集成电路南京有限公司
申请日： 2023-07-04 - 公布日： 2023-09-22 - 主分类号： G06F21/76 文献下载
摘要：本发明属于嵌入式闪存安全加密技术领域，提供基于离散分布式芯片唯一序列号的FLASH加密方法和装置，其方法包括：将MCU的内置芯片唯一序列号进行分段，并通过数据加密将分段后的内置芯片唯一序列号形成多段芯片唯一序列号密文；配备每段芯片唯一序列号密文的半字的起始虚拟地址，并将每段芯片唯一序列号密文的起始虚拟地址与每段芯片唯一序列号密文一一对应绑定；将多段芯片唯一序列号密文及绑定的起始虚拟地址编程到FLASH的多个页区，并离散分布到各自页区的随机地址，以完成所述内置芯片唯一序列号的加密。对芯片唯一序列号进行分段加密并随机离散分布于FLASH各个页区，提高了芯片唯一序列号的安全性。
基于离散分布式芯片唯一序列号 flash 加密方法装置

[发明专利]集成电路及用于集成电路的功能锁定与解锁方法-CN201910551159.5有效
发明人：柳星舟 -专利权人：力旺电子股份有限公司
申请日： 2019-06-24 - 公布日： 2023-09-15 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种增强安全性的集成电路包括核心电路及功能锁定电路。核心电路包括至少一个功能区块电路。功能锁定电路耦接于核心电路。功能锁定电路包括随机数源、纠结电路及内存。随机数源用以产生随机数码。纠结电路耦接于随机数源及核心电路，用以根据随机数码及指令信号产生解锁码。内存耦接于纠结电路，用以储存解锁码。解锁码的存在性用于决定将核心电路的至少一个功能区块电路锁定或是解锁。
集成电路用于功能锁定解锁方法

[发明专利]一种基于电磁频谱特征提取的硬件木马检测方法-CN202310718386.9在审
发明人：廖聆希 -专利权人：电子科技大学
申请日： 2023-06-16 - 公布日： 2023-09-12 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种基于电磁频谱特征提取的硬件木马检测方法，属于硬件木马边信道检测技术领域。本发明方法将硬件木马样本分为触发型硬件木马和常开型硬件木马，使用近场磁探针对硬件木马样本进行电磁辐射信息采集，然后将得到的频谱特征参数储存在电磁辐射模型数据库中；然后再对待测电路的电磁辐射信息采集并处理得到待测频谱特征参数，通过与数据库中的频谱特征参数匹配，得到待测电路是否存在硬件木马的检测结果；此外，当待测电路存在硬件木马，还能够判断存在的木马为触发型硬件木马或常开型硬件木马。本发明能够弥补传统硬件木马边信道检测的缺陷，无需纯净电路或芯片作为参考。
一种基于电磁频谱特征提取硬件木马检测方法

[发明专利]一种芯片鉴权方法-CN202311016673.1在审
发明人：俞文;韦援丰;蔡刚;魏育成 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2023-08-14 - 公布日： 2023-09-12 - 主分类号： G06F21/76 文献下载
摘要：本发明提供一种芯片鉴权方法包括：步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证；其中，所述步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密所述消息摘要得到加密摘要；将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；所述步骤S2包括：加载码流，对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要；用所述鉴权密钥解密所述加密摘要得到鉴权摘要；比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证。只对唯一摘要加密解密即可完成身份验证，有效地加强了芯片的安全性能，提高了产品的可靠性，减少了安全漏洞的隐患。
一种芯片方法

[发明专利]一种应用于本地通信模块加密与非加密自动切换电路-CN202310288947.6在审
发明人：夏文海;游雪城;杨硕琛;孙香涛;廖先仪;林封焰;成锋;乔建丽;刘建 -专利权人：浙江利尔达物联网技术有限公司
申请日： 2023-03-21 - 公布日： 2023-09-08 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种应用于本地通信模块加密与非加密自动切换电路；通过在本地通讯模块功能电路上集成加密模块，通过的数据自动切换开关在加密和非加密间自动切换，通过双刀双掷开关和MPU_ENABLEn输出端输出电平切换加密与非加密，利用硬件结构快速简洁的达到加密与非加密的切换，结构简单，模块化设计投入低、配置灵活。
一种应用于本地通信模块加密自动切换电路

[发明专利]区块链机器网络加速引擎-CN202180062733.6在审
发明人： H·贾瓦伊德;J·杨;S·莫汉;G·J·布雷伯纳 -专利权人：赛灵思公司
申请日： 2021-06-22 - 公布日： 2023-09-05 - 主分类号： G06F21/76 文献下载
摘要：本文的实施方案描述了用于区块链机器或节点的硬件加速器(例如，网络加速引擎)。该硬件加速器解析包含交易区块的单独部件的分组以生成执行校验过程的数据。为了避免使用软件带来的延迟，本文的实施方案描述了该硬件加速器中的协议处理器，该协议处理器解析该分组并且准备该数据，使得该数据可以被该加速器中的下游部件使用而无需软件干预。这些下游部件然后可以执行校验操作以在一个或多个交易被提交(即，添加)到许可区块链的分类账之前校验这些交易。
区块机器网络加速引擎

[实用新型]一种平台管理系统及装置-CN202320495496.9有效
发明人：向谷章;魏通伯;阳厚祎;唐畅 -专利权人：湖南博盛芯微电子科技有限公司
申请日： 2023-03-13 - 公布日： 2023-08-29 - 主分类号： G06F21/76 文献下载
摘要：本实用新型适用于平台管理技术领域，提供了一种平台管理系统及装置，其中，所述平台管理系统包括国产的处理器、晶振、DDR3颗粒、存储芯片、第一闪存、第二闪存、切换开关、现场可编程门阵列、第三闪存、模数转换器、以太网PHY芯片、板对板连接器以及电源模块。本实用新型的平台管理系统实现了自主可控，且降低了安全隐患。
一种平台管理系统装置

[发明专利]一种基于UCB的FLASH的安全控制方法-CN202310570059.3在审
发明人：殷富强 -专利权人：无锡摩芯半导体有限公司
申请日： 2023-05-19 - 公布日： 2023-08-15 - 主分类号： G06F21/76 文献下载
摘要：本发明提供一种基于UCB的FLASH的安全控制方法，所述控制方法包括：使用CPUID来标志不同的CPU访问，据CPUID赋予其读写Flash各种寄存器的权限；实现CPU访问控制的寄存器称为ACCESSREG，支持32个CPUID；实现FLASH其他控制及命令的寄存器称为CTRLREG；实现对UCB控制和访问控制的寄存器称为UCBCTRLREG；实现电源管理的寄存器称为PWCTRLREG；寄存器写访问控制，拥有访问FLASH各种寄存器权限的CPU经过KEY验证才可以写寄存器；KEY保存在UCB里，拥有访问FLASH各种寄存器权限的CPU应经过UCBKKEY验证，才可以读写擦该部分UCB空间；该方法对FLASH控制寄存器进行了分类、分层保护，两层保护机制可以有效地避免来自CPU的总线可能的Corruption破坏或者非法写访问。
一种基于 ucb flash 安全控制方法

[发明专利]基于少态节点遍历的硬件木马检测方法-CN201710599160.6有效
发明人：赵毅强;解啸天;刘燕江;高翔 -专利权人：天津大学
申请日： 2017-07-21 - 公布日： 2023-08-04 - 主分类号： G06F21/76 文献下载
摘要：本发明涉及硬件木马领域，为提出一种硬件木马检测方法，提高硬件木马检测效率，增强集成电路系统的安全性。本发明采用的技术方案是，基于少态节点遍历的硬件木马检测方法，首先通过对已知的无木马电路进行反向分析，得到其网表级电路用于对比；然后对待测电路的网表级电路进行分析，通过查找定位待检测电路中的少态节点并筛选，对筛选得到的节点前后级逻辑进行挖掘，识别其中存在的冗余逻辑与可疑逻辑，并通过与原始无木马网表级电路进行比对，实现硬件木马的检测。本发明主要应用于硬件木马检测场合。
基于节点遍历硬件木马检测方法

[发明专利]一种基于DS2432芯片的FPGA设备加密认证系统-CN201910277407.1有效
发明人：王磊 -专利权人：成都靖尧通信技术有限公司
申请日： 2019-04-08 - 公布日： 2023-08-04 - 主分类号： G06F21/76 文献下载
摘要：本发明公开了一种基于DS2432芯片的FPGA设备加密认证系统，属于加密认证和安全技术领域，旨在为以FPGA作为核心处理器件的设备提供一种使用方便、安全可靠、低成本和低功耗的加密认证系统和方法。本发明硬件平台由FPGA芯片、DS2432芯片、FLASH芯片和PC上位机构成，功能模块包括初始化配置程序、上位机加密配置软件、加密认证模块。本发明充分利用了设备现有资源，具有结构简单、成本低等优点；对不同设备的不同DS2432加密芯片不用重新综合实现FPGA程序，具有通用性强、使用方便的优点；对认证信息使用了三层加密保护，确保了加密认证系统的安全性；在设备的整个运行过程中认证操作会持续进行，只要有一次认证没有通过会一直复位整个系统直到下一次重新上电，保证任何时候系统的合法性；与DS2432交互操作的FPGA模块的设计上采用了分层设计思想、模块化设计方法和标准化的控制和数据接口技术，有效降低设计难度、提高设计可重用性。
一种基于 ds2432 芯片 fpga 设备加密认证系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
下一页»
尾页
共 230 条