“葛成海”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的制作方法以及半导体结构-CN202311036931.2在审
发明人： 葛成海;林滔天;叶家明;马丽;何定红 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-08-17 - 公布日： 2023-09-19 - 主分类号： H01L21/768 文献下载
摘要：本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：首先，提供衬底；之后，在衬底的部分表面上形成多个间隔设置的栅极结构，栅极结构包括第一栅极结构和多个第二栅极结构，多个第二栅极结构位于第一栅极结构一侧，且任意两个第二栅极结构之间的距离沿着预定方向逐渐增大；之后，在各第二栅极结构两侧的衬底中形成多个间隔的掺杂区；最后，对掺杂区进行退火操作，使得掺杂区离子扩散，形成连续的阶梯状掺杂区。该方法通过设置多个间隔的第二栅极结构，且相邻第二栅极结构之间的距离依次增大，因而通过离子注入以及退火可以形成阶梯状掺杂区，消除了衬底辅助耗尽效应，进而解决了现有技术中半导体器件的耐压能力较低的问题。
半导体结构制作方法以及

[发明专利]半导体器件及其制备方法-CN202310714755.7有效
发明人：祝进专;谢荣源;谢烈翔;葛成海;林滔天 -专利权人：合肥新晶集成电路有限公司
申请日： 2023-06-16 - 公布日： 2023-08-25 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体器件及其制备方法，先在衬底上形成第一接触结构层以及第一开口，然后在第一接触结构层上形成第二接触结构层以及与第一开口连通的第二开口。对第一接触结构层进行刻蚀，将第一开口刻蚀至衬底，以形成接触孔。其中，第二开口的第二宽度大于第一开口的第一宽度，且第一接触结构层的第一高度和第二接触结构层的第二高度之和为接触孔的目标高度，接触孔由两段宽度不同的子接触孔构成，降低了接触孔的高度，增大了开口宽度，从而降低了形成接触孔的过程出现缩孔的可能性，提高了产品良率，进而能够实现图案化接触孔，有助于局部布线，还够避免有源区与导电结构直接导通容易造成漏电、短路等问题，从而提高了接触孔的导电性能。
半导体器件及其制备方法

[发明专利]半导体结构及其制备方法-CN202310043595.8在审
发明人： 葛成海;李庆民;林滔天;叶家明 -专利权人：合肥新晶集成电路有限公司
申请日： 2023-01-29 - 公布日： 2023-03-31 - 主分类号： H01L29/423 文献下载
摘要：本公开涉及一种半导体结构及其制备方法。半导体结构包括：衬底、存储单元及外围电路。衬底具有阵列区以及位于阵列区至少一侧的周边区。存储单元位于阵列区，包括：第一栅极结构以及存储栅极结构。存储栅极结构包括：层叠设置的浮动栅极和控制栅极。外围电路位于周边区，包括第二栅极结构。其中，第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面。上述半导体结构，位于阵列区以及位于周边区的栅极结构的总高度均相同。如此，上述半导体结构及其制备方法可以缩减半导体结构的制备工艺流程，以提高生产效率及生产良率，并且利于增大制备工艺窗口,以提高了器件的工艺稳定性。
半导体结构及其制备方法

[发明专利]一种芯片的测试结构及测试方法-CN202210668088.9在审
发明人：马丽;葛成海;李庆民;叶家明 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-06-14 - 公布日： 2022-08-19 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种芯片的测试结构及测试方法，属于半导体技术领域。所述测试结构包括：第一分部，设置在衬底的表面上，且沿所述衬底内的有源区的方向延伸；第二分部，一端与所述第一分部连接，另一端向所述有源区上延伸，且与所述有源区上的介质层接触，所述第二分部覆盖所述有源区之间的浅沟槽隔离结构，以测试所述浅沟槽隔离结构与所述有源区之间是否存在凹陷；第三分部，所述第三分部与所述第一分部平行设置；第四分部，所述第四分部和所述第二分部交错设置；第一电压源，连接于所述第一分部的一端；以及第二电压源，连接于所述第三分部的一端。通过本发明提供的芯片的测试结构及测试方法，提高芯片的检测效率。
一种芯片测试结构方法

[发明专利]半导体器件及其制备方法-CN202210523978.0在审
发明人： 葛成海;李庆民;林滔天;谢烈翔 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-05-13 - 公布日： 2022-08-09 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种半导体器件及其制备方法，其中，所述半导体器件包括：衬底，其包括凹槽结构区域和所述凹槽结构区域之外的非凹槽结构区域，且凹槽结构区域中形成有凹槽结构；第一导电类型阱和第二导电类型漂移区，且凹槽结构位于部分所述第一导电类型阱和第二导电类型漂移区中；阳极，其位于第二导电类型漂移区中；阴极，其位于第一导电类型阱中；栅极氧化层，其位于凹槽结构的部分底面上以及非凹槽结构区域的部分衬底上，以使栅极氧化层呈阶梯型；栅极，其位于栅极氧化层上，且呈阶梯型。本发明通过在衬底上形成凹槽结构，且将部分栅极氧化层和栅极设置在凹槽结构中以形成阶梯型的栅极氧化层和栅极，可以提高器件的导通电流速度以及器件的耐压能力。
半导体器件及其制备方法

[发明专利]半导体器件制备方法-CN202210643959.1在审
发明人：叶家明;李庆民;林滔天;葛成海;祝进专 -专利权人：合肥新晶集成电路有限公司
申请日： 2022-06-09 - 公布日： 2022-07-08 - 主分类号： H01L21/28 文献下载
摘要：本公开涉及一种半导体器件制备方法。所述半导体器件制备方法，包括以下步骤：提供衬底；采用炉管工艺，在衬底上形成第一栅氧化层；采用热氧化工艺，基于衬底靠近第一栅氧化层的部分，形成第二栅氧化层；其中，第一栅氧化层和第二栅氧化层共同构成栅氧化层。在栅氧化层远离衬底的表面形成栅极。上述半导体器件制备方法中，既保证了可以制备所需的栅氧化层厚度，又保证了衬底表面的栅氧化层具有相当高的质量，进而减小了半导体器件的热载流子效应，使得半导体器件的性能达到最佳化。此外，由于衬底表面的栅氧化层是热氧化工艺制备的，故栅氧化层的均匀性好，有利于提高半导体器件的耐压能力。
半导体器件制备方法

[发明专利]多次可编程存储器及其制备方法-CN202210376476.X有效
发明人： 葛成海;李庆民;祝进专;谢烈翔;熊鹏宇 -专利权人：晶芯成（北京）科技有限公司;合肥晶合集成电路股份有限公司
申请日： 2022-04-12 - 公布日： 2022-06-17 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种多次可编程存储器及其制备方法。其中，本发明将部分栅极结构置于第一凹槽中，形成阶梯式的栅极结构，增大了第一阱区与栅极结构的接触面积，缩小电子进入栅极结构的距离，提高器件的编程和擦除效率，降低工作电压，降低器件能耗。且部分栅极结构位于第二凹槽中，则相较于平面式的结构，设置在第二凹槽中的栅极结构与第二阱区的接触面积增大，提高了电容的耦合效率，提高器件的响应速度。此外，第一凹槽和第二凹槽的设置，使得栅极结构呈下沉式结构。则在相同的器件性能下，本发明提供的所述多次可编程存储器的单位面积比将栅极结构设置在平面上的器件面积较小。
多次可编程存储器及其制备方法

[发明专利]一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法-CN202111513776.X有效
发明人：叶家明;葛成海;李庆民;林滔天;祝进专 -专利权人：晶芯成（北京）科技有限公司
申请日： 2021-12-13 - 公布日： 2022-04-26 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法，且所述横向绝缘栅双极型晶体管至少包括：衬底；漂移区，设置在所述衬底上；第一阱区，与所述漂移区并排设置；阶梯浅沟槽隔离结构，设置所述漂移区内，且所述阶梯浅沟槽隔离结构至少包括第一分部和第二分部，所述第一分部设置在所述第二分部上，且所述第一分部的宽度大于所述第二分部的宽度；第一掺杂区，设置在所述漂移区上；第二掺杂区，设置在所述第一阱区上；漏极，设置在所述第一掺杂区上；源极，设置在所述第二掺杂区上；以及栅极，位于所述阶梯浅沟槽隔离结构和所述第一阱区上。通过本发明提供的一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法，可提高晶体管的性能。
一种阶梯沟槽横向绝缘栅双极型晶体管结构制造方法

[发明专利]一种半导体结构及其制造方法-CN202111125376.1有效
发明人：谢烈翔;李庆民;林滔天;葛成海 -专利权人：晶芯成（北京）科技有限公司
申请日： 2021-09-26 - 公布日： 2022-01-28 - 主分类号： H01L29/739 文献下载
摘要：本发明提出一种半导体结构及其制造方法，包括：衬底，第一深阱层设置在所述衬底内部。第二深阱层设置在所述第一深阱层上。过渡区设置在所述第二深阱层上。沟槽隔离区设置在所述衬底顶部。栅极结构，设置在所述衬底的上表面，且所述栅极结构覆盖部分所述过渡区。第一掺杂区，设置在所述栅极结构的一侧，以形成源极。以及第二掺杂区，设置在所述栅极结构背离所述第一掺杂区的一侧，以形成漏极。其中，所述栅极结构在所述衬底上的正投影与所述沟槽隔离区在所述衬底上的正投影部分重合。本发明提出的半导体结构及其制造方法，可以提高器件的耐压性。
一种半导体结构及其制造方法

[发明专利]SONOS存储器及其制造方法-CN202011159566.0有效
发明人： 葛成海;李庆民;林滔天;祝进专 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-10-27 - 公布日： 2021-02-12 - 主分类号： H01L27/11568 文献下载
摘要：本发明提供了一种SONOS存储器及其制造方法，其中所述SONOS存储器的制造方法包括：首先，提供一衬底，且所述衬底上形成有控制栅；其次，刻蚀所述控制栅一侧的所述衬底，形成L型沟槽；然后，在所述L型沟槽上形成ONO介质层，所述ONO介质层包括第一氧化层、氮化硅层以及第二氧化层，所述第一氧化层和所述氮化硅层均为L型结构；最后，通过源漏离子注入工艺在所述控制栅和所述ONO介质层两侧的衬底上形成源极及漏极。通过上述方法制得的SONOS存储器具有更高的电荷存储能力、更低的操作电压以及能够降低源漏极被击穿的可能性。
sonos 存储器及其制造方法

[发明专利]一种半导体结构及其制备方法-CN202010983155.7有效
发明人： 葛成海;李庆民;祝进专;谢烈翔 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-09-18 - 公布日： 2021-02-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：基板；第一介电层，位于所述基板上；多个金属结构，间隔位于所述第一介电层上；第二介电层，覆盖在所述多个金属结构的顶面和侧壁，以及所述第一介电层上；介孔层，位于所述第二介电层上；低介电常数区，位于每两个相邻的所述金属结构之间，为所述第二介电层和所述介孔层合围的区域。本发明能有效降低金属间的介电常数，减少寄生电容的产生。
一种半导体结构及其制备方法

1
共 11 条