本发明涉及荧光寿命成像领域,为提供基于门控环形振荡器(Gated Ring Oscillator,GRO)的时域荧光寿命成像系统,简化像素内信号处理的流程,降低数据率,进而解决由数据率高带来的功耗高、帧频低的问题。本发明采用的技术方案是,时域荧光寿命成像结构,由集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元组成,并集成在成像芯片上;其中,PLL阵列共用相同的参考时钟输入,每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连;时序控制单元用于控制调节成像芯片工作流程,数据总线用于像素阵列的数据读出。本发明主要应用于成像芯片设计制造。