“王静辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果167个，建议您升级VIP下载更多相关专利

[实用新型]一种数字孪生扫描装置-CN202321504443.5有效
发明人：陈文博;王静辉;魏来 -专利权人：沈阳电信工程局（有限公司）
申请日： 2023-06-14 - 公布日： 2023-10-27 - 主分类号： H04N1/00 文献下载
摘要：本实用新型公开了一种数字孪生扫描装置，包括扫描仪本体，扫描仪本体的上侧设置有扫描探头和限位组件，扫描探头位于限位组件的左侧，扫描探头与扫描仪本体之间设置有升降组件，升降组件包括固定连接在扫描仪本体顶部的第一L形板，第一L形板的右侧设置有第二L形板，扫描仪本体上固定连接有两个前后对称的螺杆，且螺杆的顶端穿设第二L形板。在第一L形板、第二L形板、螺杆和限位螺母的相互配合下，调节第二L形板与扫描仪本体之间的距离，通过限位螺母与螺杆对第二L形板的高度进行固定，使扫描探头与被扫描物体的高度一致，避免两者之间存在夹角，而影响扫描探头对物体内部的全面扫描。
一种数字孪生扫描装置

[发明专利]一种芯片制造过程中电镀工艺成品率的控制方法-CN202010707103.7有效
发明人：王振军;于静;王静辉;侯光斌;刘建华;张默;苟松杰;袁萌;邢姣姣;李昭仪 -专利权人：中电科工程建设有限公司
申请日： 2020-07-21 - 公布日： 2023-10-20 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种芯片制造过程中电镀工艺成品率的控制方法，属于芯片加工领域，将PCM测试图形作为标准图形放置在MMIC电镀工艺的每层工艺中，然后对PCM测试图形进行测试，通过4个测试电极之间的电压来判断芯片的良率，所述芯片为砷化镓MMIC和氮化镓MMIC芯片，所述PCM测试图形为插指状测试图形，包括两种，一种为平面衬底的电镀工艺的PCM测试图形，另一种为非平面衬底的电镀工艺的PCM测试图形，本发明能够充分表征复杂芯片制作过程中电镀工艺的生产良率。
一种芯片制造过程电镀工艺成品率控制方法

[发明专利]一种用于化合物半导体器件的T型栅制作方法-CN202010653753.8有效
发明人：王振军;王静辉;刘建华;于静;张会坡;班佳宾;周建;贾世杰;路飞;宗力军 -专利权人：中电科工程建设有限公司
申请日： 2020-07-08 - 公布日： 2023-09-08 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种用于化合物半导体器件的T型栅制作方法，属于半导体芯片制造技术领域，包括淀积氮化硅介质层，一次光刻制作光刻图形，对光刻图形进行腐蚀，淀积二氧化硅介质层，腐蚀二氧化硅介质层，去胶清洗形成图形，二次光刻形成源漏图形并腐蚀二氧化硅介质层，三次光刻形成源漏图形并腐蚀氮化硅介质层形成源电极及漏电极图形，蒸发钛、铝、钛、金形成源漏电极金属并形成欧姆接触，四次光刻形成栅电极光刻图形并腐蚀氮化硅介质层，蒸发镍、铂、金金属并剥离掉多余的金属形成栅电极金属。本发明通过光学光刻、介质淀积、干法腐蚀和清洗等工艺制作的T型栅，增强了器件的可靠性、提高了MMIC的生产效率，具有重大的实用价值。
一种用于化合物半导体器件制作方法

[实用新型]一种用于真空镀膜的栅格式离子源装置-CN202223251768.5有效
发明人：唐睿;王静辉 -专利权人：杰莱特（苏州）精密仪器有限公司
申请日： 2022-12-05 - 公布日： 2023-05-16 - 主分类号： C23C14/28 文献下载
摘要：本实用新型公开了一种用于真空镀膜的栅格式离子源装置，涉及真空镀膜设备技术领域，包括栅格式离子源装置主体，所述栅格式离子源装置主体的正面固定安装有控制面板，所述栅格式离子源装置主体的上端固定安装有支撑架，且支撑架的上端固定安装有第一支撑横板，所述栅格式离子源装置主体的右端固定安装有出料阀口，所述栅格式离子源装置主体的下端固定安装有支撑腿。本实用新型通过第二支撑横板和密封橡胶元件的设置，可以在上下移动的过程中对内壁进行清理，从而方便下次的使用，另外在镀膜的过程中对镀膜的物料起到支撑的作用，根据伸缩杆、弹簧元件和支撑底座的设置，可以在使用的过程中对第二支撑横板起到支撑的作用，方便对内部的物件进行镀膜。
一种用于真空镀膜栅格离子源装置

[发明专利]一种适用于SLG型设备的连接线夹-CN202211173300.0在审
发明人： 王静辉;廖文辉;何超林;张明豪;朱科军;董新梅;简逊;符博;甘静;刘莉玲;尤永峰;许萍 -专利权人：国网四川省电力公司广元供电公司
申请日： 2022-09-26 - 公布日： 2023-03-14 - 主分类号： H01R11/09 文献下载
摘要：本发明公开了一种适用于SLG型设备的连接线夹，涉及用电设备接线技术领域，它主要包括并沟线夹、第一导线和第二导线，并沟线夹具有第一导线连接孔和第二导线连接孔；第一导线一端设置有第一接线端，另一端压接在第一导线连接孔内；第二导线一端设置有第二接线端，另一端压接在第二导线连接孔内；其中，第一接线端与第二接线端用于共同并接于同一用电设备的进出线端子处。该连接线夹通过在单一线夹处并设一条线夹，相当于并联电路，利用并联电路总电阻的倒数等于各分电阻的倒数和，其值比最小回路的电阻小，从而避免了传动单线夹过度发热而引起的故障频发问题。
一种适用于 slg 设备连接线

[实用新型]一种碳化硅功率半导体高压器件的封装结构-CN202222229469.5有效
发明人：崔健;王静辉;黎荣林;郭跃伟;段磊;刘鹏 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-23 - 公布日： 2023-01-17 - 主分类号： H01L23/367 文献下载
摘要：本实用新型公开了一种碳化硅功率半导体高压器件的封装结构，涉及半导体高压器件封装技术领域。包括陶瓷基板、碳化硅功率器件、金属正电极、金属负电极及外部引脚，所述陶瓷基板顶端固定有基板和封装盒，基板侧面与封装盒的内侧形成有间隙，基板顶端设置有导热金属片，导热金属片位于金属负电极的底部，封装盒顶端通过封装部连接有封装盖，陶瓷基板底端通过粘接胶粘接有散热器。本实用新型利用纳米尺度下金属颗粒的高表面能、低熔点特性来实现碳化硅功率器件与石墨烯膜的低温低压烧结互连，形成的纳米银互连层具有优良耐高温性能及高热导率能力，从而使得碳化硅功率器件散发的热量可以得到尽快散发，实现其内部金属器件处于较低的工作环境。
一种碳化硅功率半导体高压器件封装结构

[实用新型]一种高功率密度的微组装芯片电源-CN202222257800.4有效
发明人： 王静辉;黎荣林;郭跃伟;崔健;段磊;刘鹏 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-26 - 公布日： 2023-01-17 - 主分类号： H01L23/13 文献下载
摘要：本实用新型公开了一种高功率密度的微组装芯片电源，涉及微组装芯片电源封装技术领域。包括底层DBC板，所述底层DBC板顶部固定连接有顶层DBC板，顶层DBC板为框架板，中部镂空设置，顶层DBC板中部固定连接有内嵌芯片，顶层DB板和内嵌芯片顶部固定连接有封盖，其中，底层DBC板顶部两侧开设有内嵌槽。本实用新型通过底层DBC板、顶层DBC板和内嵌芯片位置的安装，使得该微组装芯片能够以一种全新的封装工艺进行封装，将芯片内嵌到DBC板内，能够有效降低芯片结壳热阻，并优化层叠母排端子结构降低端子电感，能够在有效降低体积的同时，提高功率密度，效率高，并与DBC板接触面积大，能够有效分散热量，降低内部热量降沉情况。
一种功率密度组装芯片电源

[实用新型]一种大功率半导体功率器件的低热阻封装结构-CN202222266419.4有效
发明人：黎荣林;王静辉;段磊;崔健;郭跃伟;刘鹏 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-29 - 公布日： 2023-01-17 - 主分类号： H01L23/373 文献下载
摘要：本实用新型公开了一种大功率半导体功率器件的低热阻封装结构，涉及芯片封装技术领域。包括底座，所述底座的顶端固定连接有一号DBC层，所述一号DBC层的顶端焊接有二号DBC层，所述二号DBC层外壁固定连接有密封层，密封层的底端和底座的顶端固定，所述密封层的顶端固定连接有连接片，所述一号DBC层的顶端焊接有芯片，芯片的顶端和连接片底端固定，所述连接片的一端固定连接有引脚。本实用新型通过一号DBC层、二号DBC层和芯片的设置，使得芯片的封装方式为内嵌式安装，芯片因工作产生的热量会被一号DBC层和二号DBC层吸收，因此增加了散热面积，提高了散热速度，该安装方式降低产品的热阻，提高功率密度，减小封装电感，进一步降低开关损耗。
一种大功率半导体功率器件低热封装结构

[实用新型]一种芯片的纳米银封装结构-CN202222033713.0有效
发明人：郭跃伟;段磊;崔健;黎荣林;于长江;卢啸;刘鹏;王静辉 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-03 - 公布日： 2023-01-17 - 主分类号： H01L23/04 文献下载
摘要：本实用新型公开了一种芯片的纳米银封装结构，涉及芯片封装技术领域。包括基板和芯片，所述基板顶部开设有安装槽，安装槽槽底壁固定有铜网格板，铜网格板顶端涂覆有纳米银焊膏层，芯片放置在纳米银焊膏层的顶部，基板顶端固定有封装盒，封装盒两侧开设有多个矩形槽，一侧的矩形槽外侧设置有第一外引脚，另一侧的矩形槽内壁固定有第二外引脚。本实用新型设置有铜网格板和纳米银焊膏层，纳米颗粒具有独特的性能，其比表面积小并且表面曲率半径小，这种特性赋予了它具有比常规的粉体更低的熔点和焊接温度，利用纳米尺度下金属颗粒的高表面能、低熔点特性来实现芯片与基板的低温低压烧结互连。
一种芯片纳米封装结构

[实用新型]一种3D芯片封装散热结构-CN202221982459.2有效
发明人： 王静辉;崔健;段磊;黎荣林;于长江;卢啸;刘鹏;郭跃伟 -专利权人：河北博威集成电路有限公司
申请日： 2022-07-29 - 公布日： 2023-01-17 - 主分类号： H01L23/473 文献下载
摘要：本实用新型公开了一种3D芯片封装散热结构，涉及3D芯片技术领域。包括：线路板，所述线路板的顶部设置有安装槽；堆叠芯片，所述线路板的安装槽内安装有堆叠芯片；冷却组件，所述冷却组件设置在所述堆叠芯片的顶部和内部；漏水检测组件，所述漏水检测设置在所述冷却组件和所述堆叠芯片之间。本实用新型通过漏水检测组件的设置，能够在该结构出现漏水的情况下，为了保护水不会进入到芯片内部，由于微通道管为一体式结构，在微通道管和分水管的连接处或微通道管和聚水管的连接处漏水的可能性最大，在此设置线缆式水浸传感器，在出现漏水时，就立刻报警提醒用户，以保证芯片内部不会进水，从而保证芯片的使用寿命。
一种芯片封装散热结构

[发明专利]一种芯片3D封装检测的信息处理方法和装置-CN201910762123.1有效
发明人： 王静辉;孙显峰;孙卓 -专利权人：河北极目楚天微电子科技有限公司
申请日： 2019-08-19 - 公布日： 2022-11-11 - 主分类号： G06T7/00 文献下载
摘要：本发明提供了一种芯片3D封装检测的信息处理方法和装置，通过获得芯片3D封装图像信息；将所述芯片3D封装图像信息输入第一训练模型，其中，所述第一训练模型通过多组训练数据训练获得，所述多组中的训练数据中的每一组训练数据均包括：所述芯片3D封装图像信息和预设凸点连接间隙等级信息；获得所述第一训练模型的输出信息，其中，所述输出信息包括所述芯片3D封装图像信息对应的凸点连接间隙等级信息；根据所述芯片3D封装图像信息对应的凸点连接间隙等级信息，判断所述芯片3D封装图像信息对应的芯片3D封装是否合格。达到了对芯片3D封装是否合格的智能化检测，检测结果准确、高效的技术效果。
一种芯片封装检测信息处理方法装置

[发明专利]一种用于砷化镓芯片背面通孔的镀金方法-CN202210916605.X在审
发明人：黎荣林;郭跃伟;段磊;崔健;于长江;卢啸;刘鹏;王静辉 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-01 - 公布日： 2022-11-08 - 主分类号： C25D3/48 文献下载
摘要：本发明公开了一种用于砷化镓芯片背面通孔的镀金方法，涉及芯片加工技术领域。包括以下步骤：步骤一、在砷化镓芯片的背板处及背面通孔的内部蒸发金属；步骤二、向准备好的电镀设备内填充电镀液；步骤三、将砷化镓芯片放置在电镀设备内部的槽内，步骤四、将电镀设备卡接槽内的锁止装置插入，并调整砷化镓芯片放的背板的朝向。本发明通过将砷化镓芯片放置固定在电镀设备内部的槽内，并使用锁止装置插入固定，使得砷化镓芯片在电镀液电镀时，能够时刻让背板处的位置保持恒定，减少了因砷化镓芯片因摆动而导致砷化镓芯片其他部位受到电镀的影响，间接的提高了砷化镓芯片背面通孔在电镀时的均匀性和效率。
一种用于砷化镓芯片背面镀金方法

[发明专利]芯片制造中单层金属交叉线的接线方法-CN202210939563.1在审
发明人：黎荣林;郭跃伟;段磊;崔健;于长江;卢啸;刘鹏;王静辉 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-05 - 公布日： 2022-10-25 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了芯片制造中单层金属交叉线的接线方法，涉及芯片制造技术领域。包括：步骤一：涂光刻胶，在衬底的表面涂光刻胶；步骤二：掩模曝光处理，对光刻胶表面进行掩模曝光处理；步骤三：显影，去除受到曝光处理的光刻胶；步骤四：刻蚀，对衬底进行刻蚀以形成凹槽；步骤五：去除光刻胶层；步骤六：清洗，清洗表面；步骤七：金属沉积；步骤八：化学机械抛光。本发明通过刻蚀后形成凹槽的设置，刻蚀会使得衬底介质层的凹槽变大，在通过金属沉积的方式，使得金属能够填充凹槽，使得金属层的横截面变大，当芯片运行时，金属层的横截面变大，电阻变小，产生的热量变小，能够提高芯片的使用寿命。
芯片制造单层金属交叉接线方法

[发明专利]一种3D芯片的封装方法-CN202210885825.0在审
发明人：段磊;黎荣林;崔健;郭跃伟;于长江;卢啸;刘鹏;王静辉 -专利权人：河北博威集成电路有限公司
申请日： 2022-07-26 - 公布日： 2022-10-14 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种3D芯片的封装方法，涉及半导体封装技术领域。包括以下步骤：步骤一、设计制造3D芯片封装模具；步骤二、在3D芯片封装模具的内部开设凹槽，并在凹槽内放置半导体芯片基板；步骤三、将3D芯片封装模具连带半导体芯片基板一同移动到光刻机处进行光刻工艺，并在半导体芯片基板上形成装配槽；步骤四、在半导体芯片基板上的装配槽内贴装电路元器件芯片。本发明通过向半导体芯片基板填充惰性气体，使得半导体芯片基板在3D芯片模具内发生反应，消除了半导体芯片基板内部的热应力，有效减少了半导体芯片基板在冷却过程中的热应力，并修复半导体芯片基板的在贴装过程中引入的应力缺陷，提高产品的整体强度，第二代半导体砷化镓、磷化铟等易碎的半导体芯片，其应用领域为微波射频芯片的3D封装和光纤通信的多芯片模块的立体封装，实现多功能、小型化及立体功能。
一种芯片封装方法

[发明专利]一种芯片的纳米银封装结构-CN202210928751.4在审
发明人：郭跃伟;段磊;崔健;黎荣林;于长江;卢啸;刘鹏;王静辉 -专利权人：河北博威集成电路有限公司
申请日： 2022-08-03 - 公布日： 2022-10-14 - 主分类号： H01L23/04 文献下载
摘要：本发明公开了一种芯片的纳米银封装结构，涉及芯片封装技术领域。包括基板和芯片，所述基板顶部开设有安装槽，安装槽槽底壁固定有铜网格板，铜网格板顶端涂覆有纳米银焊膏层，芯片放置在纳米银焊膏层的顶部，基板顶端固定有封装盒，封装盒两侧开设有多个矩形槽，一侧的矩形槽外侧设置有第一外引脚，另一侧的矩形槽内壁固定有第二外引脚。本发明设置有铜网格板和纳米银焊膏层，纳米颗粒具有独特的性能，其比表面积小并且表面曲率半径小，这种特性赋予了它具有比常规的粉体更低的熔点和焊接温度，利用纳米尺度下金属颗粒的高表面能、低熔点特性来实现芯片与基板的低温低压烧结互连。
一种芯片纳米封装结构

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 167 条