“姜盛泽”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]分裂栅非易失性存储器单元-CN201410311292.0有效
发明人： B·A·温斯蒂亚德;洪全敏;姜盛泽;K·V·洛伊寇;J·A·耶特 -专利权人：恩智浦美国有限公司
申请日： 2014-07-02 - 公布日： 2019-05-10 - 主分类号： H01L27/11521 文献下载
摘要：本发明涉及分裂栅非易失性存储器单元。一种制造半导体结构(100)的方法使用具有第一类型的本底掺杂的衬底(102)。栅极结构具有位于衬底上的栅电介质(104)和位于栅电介质上的选择栅极层(106)。将第二类型的掺杂剂注入到衬底的相邻于第一末端的第一部分。注入在将任何掺杂剂注入第一部分的本底掺杂之前，其中第一部分变为第二导电类型的第一掺杂区域。NVM栅极结构具有选择栅极(106)、具有位于第一掺杂区域上的第一部分的存储层以及位于存储层上的控制栅极(208)。以非垂直角度注入(304)第一类型的掺杂剂在选择栅极下面形成了深掺杂区域(306)。注入第二类型的掺杂剂形成源极/漏极延伸(404)。
分裂非易失性存储器单元

[发明专利]分裂栅极非易失性存储器(NVM)单元及其方法-CN201410063137.1有效
发明人： 姜盛泽;洪全敏 -专利权人：恩智浦美国有限公司
申请日： 2014-02-25 - 公布日： 2018-05-18 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及分裂栅极非易失性存储器(NVM)单元及其方法。分裂栅极存储器结构包括：有源区的柱（14），具有设置在柱的第一端处的第一源极/漏极区、设置在柱的与第一端相对的第二端处的第二源极/漏极区、以及位于第一和第二源极/漏极区（42，38）之间的沟道区（40）。柱具有延伸于第一端和第二端之间的主表面，其中主表面暴露出第一源极/漏极区、沟道区和第二源极/漏极。选择栅极与第一源极/漏极区和沟道区的第一部分相邻，其中选择栅极围绕柱的主表面。电荷存储层与第二源极/漏极区和沟道区的第二部分相邻，其中电荷存储层围绕柱的主表面。控制栅极与电荷存储层相邻，其中控制栅极围绕柱。
分裂栅极非易失性存储器 nvm 单元及其方法

[发明专利]具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法-CN201310031117.1有效
发明人： 姜盛泽;G·L·辛达洛里;B·A·温斯蒂亚德;J·A·耶特 -专利权人：飞思卡尔半导体公司
申请日： 2013-01-28 - 公布日： 2017-04-12 - 主分类号： H01L21/8246 文献下载
摘要：本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
具有不同密度纳米晶体非易失性存储器半导体器件方法

[发明专利]用于形成具有纳米晶体的半导体器件的方法-CN201210106456.7有效
发明人： 姜盛泽;J·A·耶特 -专利权人：飞思卡尔半导体公司
申请日： 2012-04-12 - 公布日： 2012-10-17 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种用于形成具有纳米晶体的半导体器件(10)的方法。该方法包括：提供基板(12)；在基板的表面之上形成第一绝缘层(14)；在第一绝缘层上形成第一多个纳米晶体(26)；在第一多个纳米晶体之上形成第二绝缘层(28)；将第一材料注入第二绝缘层之内；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体(34)。该方法可以用来提供具有较大纳米晶体密度的非易失性存储器的电荷存储层。
用于形成具有纳米晶体半导体器件方法

[发明专利]制造分裂栅存储器单元的方法-CN200980141501.9有效
发明人： M·T·赫里克;张克民;G·L·达洛尔;姜盛泽 -专利权人：飞思卡尔半导体公司
申请日： 2009-09-29 - 公布日： 2011-09-14 - 主分类号： H01L21/8247 文献下载
摘要：一种方法包括在半导体衬底(12)上形成第一层栅极材料(18)；在第一层上形成硬掩模层(20)；形成开口(22)；在硬掩模层上和开口内形成电荷存储层(24)；在电荷存储层上形成第二层(26)栅极材料；去除覆盖硬掩模层的第二层的部分和电荷存储层的部分，其中，第二层的第二部分仍留在开口内；在硬掩模层和第二部分上形成图案化掩模层(28、30、32)，其中，图案化掩模层限定第一和第二位单元两者；以及使用图案化掩模层来形成第一和第二位单元，其中，第一和第二位单元中的每一个包括由第一层构成的选择栅极(38、40)和由第二层构成的控制栅极(34、36)。
制造分裂存储器单元方法

[发明专利]非易失存储器及其制造方法-CN200910139687.6无效
发明人：田喜锡;韩晶昱;李昌勋;姜盛泽;徐辅永;权赫基 -专利权人：三星电子株式会社
申请日： 2006-07-20 - 公布日： 2009-12-30 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
非易失存储器及其制造方法

[发明专利]可字节擦除非易失存储器-CN200610101516.0无效
发明人： 姜盛泽;田喜锡;韩晶昱;李昌勋;徐辅永;全昌愍;洪恩美 -专利权人：三星电子株式会社
申请日： 2006-07-12 - 公布日： 2007-06-06 - 主分类号： G11C16/16 文献下载
摘要：本发明公开了一种非易失半导体存储器，其包括半导体衬底上的第一导电类型的半导体阱区。该半导体阱区在其中具有第二导电类型的公共源极扩散区，该公共源极扩散区在半导体阱区内延伸且与半导体阱区形成P－N整流节。可字节擦除EERPOM存储器阵列提供在半导体阱区内。该可字节擦除EERPOM存储器阵列配置来支持第一和第二多个EEPROM存储器单元的独立擦除，第一和第二多个EEPROM存储器单元电连接到公共源极扩散区。
字节除非存储器

[发明专利]非易失存储器及其制造方法-CN200610106184.5无效
发明人：田喜锡;韩晶昱;李昌勋;姜盛泽;徐辅永;权赫基 -专利权人：三星电子株式会社
申请日： 2006-07-20 - 公布日： 2007-01-24 - 主分类号： H01L27/105 文献下载
摘要：本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
非易失存储器及其制造方法

[发明专利]包括隔离沟槽的半导体器件及其制造方法-CN200510070201.X无效
发明人： 姜盛泽;韩晶昱;朴成佑 -专利权人：三星电子株式会社
申请日： 2005-05-10 - 公布日： 2006-11-15 - 主分类号： H01L21/76 文献下载
摘要：提供了一种用于半导体器件的沟槽隔离。该器件包括在沟槽的内表面上形成的绝缘层，并包括至少一含N的CVD氧化物层，以及形成在绝缘层上的氮化物衬垫。
包括隔离沟槽半导体器件及其制造方法

[发明专利]分裂栅极存储单元及制造分裂栅极存储单元阵列的方法-CN200610067866.X无效
发明人：田喜锡;尹胜范;韩晶昱;金龙泰;姜盛泽;徐辅永;权赫基 -专利权人：三星电子株式会社
申请日： 2006-03-13 - 公布日： 2006-10-04 - 主分类号： H01L29/788 文献下载
摘要：披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供了增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。
分裂栅极存储单元制造阵列方法

[发明专利]分裂栅极存储单元及制造其阵列的方法-CN200610009391.9无效
发明人： 姜盛泽;尹胜范;韩晶昱;田喜锡;崔容硕;徐辅永;权赫基 -专利权人：三星电子株式会社
申请日： 2006-03-07 - 公布日： 2006-10-04 - 主分类号： H01L29/788 文献下载
摘要：披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。
分裂栅极存储单元制造阵列方法

[发明专利]非挥发存储器及其制造方法-CN200510108812.9无效
发明人： 姜盛泽 -专利权人：三星电子株式会社
申请日： 2005-09-30 - 公布日： 2006-05-10 - 主分类号： H01L29/788 文献下载
摘要：本发明提供了一种非挥发存储器，包括设置在半导体基底上的绝缘的浮置栅极、形成在浮置栅极至少一个侧表面上的绝缘的编程栅极、和靠近浮置栅极设置的绝缘的擦除栅极。
挥发存储器及其制造方法

[发明专利]利用热处理制造薄介电层的方法及半导体器件-CN200410010479.3有效
发明人： 姜盛泽;尹胜范;韩晶昱;徐辅永;朴成佑;朴志薰 -专利权人：三星电子株式会社
申请日： 2004-11-15 - 公布日： 2005-06-15 - 主分类号： H01L21/314 文献下载
摘要：在形成半导体器件的方法和根据该方法形成的半导体器件中，在下导电层和上导电层之间提供薄介电层。在一个实施例中，薄介电层由栅极间介电层构成，下导电层由浮置栅极构成，上介电层由晶体管例如非易失性存储单元晶体管的控制栅极构成。使用导致底层的浮置栅极的表面粗糙度减小和导致在浮置栅极上形成薄氮氧化硅层的热处理工艺形成薄介电层。在这种方式中，薄介电层提供了下浮置栅极和上控制栅极之间增强的电容耦合。这还导致晶体管的编程电压、擦除电压和读取电压降低，同时保持阈值电压在希望的范围中。另外，因为假定编程电压降低，则不需要激励电路，所以可以使晶体管和最终存储单元的尺寸小型化并且减轻对电路中高电压区的需要。
利用热处理制造薄介电层方法半导体器件

[发明专利]具有非均匀沟道电介质厚度的EEPROM单元结构及制造方法-CN200410063137.8无效
发明人： 姜盛泽;韩晶昱;尹胜范;朴成佑 -专利权人：三星电子株式会社
申请日： 2004-05-20 - 公布日： 2005-03-23 - 主分类号： H01L27/115 文献下载
摘要：一种EEPROM单元结构，具有非均匀的栅极电介质厚度，可以包括：一半导体基板；基板上的一存储器晶体管和一选择晶体管；以及在基板中晶体管之间形成的并且部分地延伸到存储器晶体管下面的一浮动结；存储器晶体管中的一栅极电介质层，沿横向被安排到厚度为T_tunnel的隧道区中并且与浮动结的一部分重叠，厚度为T_near＞T_tunnel并且位于隧道区旁边与该选择晶体管对应的近沟道区，以及厚度为T_far＜T_near并且位于近沟道层旁边与隧道区对应的远沟道区。一种制造这种EEPROM单元结构的相关的方法包括相应的步骤。
具有均匀沟道电介质厚度 eeprom 单元结构制造方法

[发明专利]利用反向自对准过程制造双ONO式SONOS存储器的方法-CN200410032000.6有效
发明人：李龙圭;韩晶昱;姜盛泽;李种德;朴炳国 -专利权人：三星电子株式会社
申请日： 2004-03-31 - 公布日： 2004-10-06 - 主分类号： H01L21/8247 文献下载
摘要：一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法，其中，在栅极下面形成一ONO电介质层，并且不论光刻极限如何，利用反向自对准过程，将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准，采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样，可以适当地调整在编程和擦试过程中，俘获的电荷的分散，从而改善SONOS的特性，本发明可以防止在编程和擦试操作后，随着时间变化电荷的再分布。
利用反向对准过程制造 ono sonos 存储器方法

1
2
下一页»
尾页
共 16 条