“古惟铭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储器的记忆胞与阵列结构及其相关的控制方法-CN202310161449.5在审
发明人： 古惟铭 -专利权人：力旺电子股份有限公司
申请日： 2023-02-24 - 公布日： 2023-09-12 - 主分类号： G11C16/14 文献下载
摘要：本发明为一种非易失性存储器的记忆胞与阵列结构及其相关的控制方法。该非易失性存储器的记忆胞包括：一选择晶体管、一浮动栅晶体管、一第一电容器、一开关晶体管与一第二电容器。选择晶体管的第一漏/源极连接至一源极线。选择晶体管的栅极连接至一字线。浮动栅晶体管的二个漏/源极分别连接至选择晶体管的一第二漏/源极以及一位线。第一电容器连接于浮动栅晶体管的一浮动栅极与一擦除节点之间。开关晶体管的二个漏/源极分别连接至擦除节点与一擦除线。开关晶体管的一栅极连接至一控制线。第二电容器连接在擦除节点与一升压线之间。
非易失性存储器记忆阵列结构及其相关控制方法

[发明专利]随机比特单元-CN202010272494.4有效
发明人：陈英哲;孙文堂;古惟铭 -专利权人：力旺电子股份有限公司
申请日： 2020-04-09 - 公布日： 2022-07-29 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种随机比特单元，随机比特单元包括选择晶体管、第一P型晶体管及第二P型晶体管。选择晶体管的第一端耦接于源极线，选择晶体管的第二端耦接于共同节点，而选择晶体管的控制端耦接于字符线。第一P型晶体管具有第一端、第二端及浮接栅极，其第一端耦接于共同节点，而其第二端耦接于第一比特线。第二P型晶体管具有第一端、第二端及浮接栅极，其第一端耦接于共同节点，而其第二端耦接于第二比特线。在注册操作中，第一P型晶体管及第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。
随机比特单元

[发明专利]具多阶型存储器胞阵列的非易失性存储器及编程控制方法-CN202110668224.X在审
发明人：张家福;古惟铭;陈英哲 -专利权人：力旺电子股份有限公司
申请日： 2021-06-16 - 公布日： 2022-04-15 - 主分类号： G11C17/16 文献下载
摘要：具多阶型存储器胞阵列的非易失性存储器及编程控制方法。该非易失性存储器包括一存储器胞阵列、一电流供应电路、一路径选择电路、一验证电路与一控制电路。在一验证动作的一采样区间时，该控制电路控制该电流供应电路提供n个第M参考电流至该n个验证元件，并转换为n个参考电压。在该验证动作的一验证区间时，该控制电路控制一选定行的n个多阶型存储器胞产生n个存储器胞电流至该n个验证元件，并转换为n个感测电压。该n个验证元件根据对应的该参考电压与对应的该感测电压，产生该n个验证信号，使得该控制电路决定该n个多阶型存储器胞是否到达一第M存储状态。
具多阶型存储器阵列非易失性存储器编程控制方法

[发明专利]运用于多层式存储单元数组的编程与验证方法-CN202011122786.6在审
发明人：陈英哲;古惟铭;孙文堂 -专利权人：力旺电子股份有限公司
申请日： 2020-10-20 - 公布日： 2022-03-15 - 主分类号： G11C16/34 文献下载
摘要：一种多层式存储单元数组的编程与验证方法，该多层式存储单元数组包括：一第一列的多个存储单元，连接至一字线、一源极线、一抹除线以及多条位线，每一该存储单元在一编程周期时会被编程至一目标储存状态，该目标储存状态为X个储存状态其中之一，该编程与验证方法包括下列步骤：(a1)决定该第一列为一选定列，并设定A等于1；(a2)在该选定列中，除了到达该目标状态的存储单元以及坏存储单元之外，将其他存储单元编程至一第A储存状态；(a3)当A不等于X时，将A加1并回到步骤(a2)；以及(a4)当A等于X时，结束该编程周期；其中，在该步骤(a2)中，对选定列的该其他存储单元进行多次的写入动作以及多次的验证动作，直到该其他存储单元到达该第A储存状态为止。
运用于多层存储单元数组编程验证方法

[发明专利]具有多阶型存储单元阵列的非易失性存储器及其控制方法-CN202010721841.7在审
发明人：张家福;古惟铭;廖弘毅 -专利权人：力旺电子股份有限公司
申请日： 2020-07-24 - 公布日： 2021-11-16 - 主分类号： G11C16/08 文献下载
摘要：一种非易失性存储器包括存储单元阵列、电流供应电路、路径选择电路与判断电路。存储单元阵列包括m×n个多阶型存储单元，连接至m条字线以及n条位线。电流供应电路根据电流控制数值，可提供多个参考电流其中之一。路径选择电路连接至该电流供应电路以及该n条位线。判断电路连接至该路径选择电路，并产生n个输出数据。路径选择电路中的第一路径选择器连接至该电流供应电路与第一位线。判断电路中的第一判断元件连接至该第一路径选择器并产生第一输出数据。
具有多阶型存储单元阵列非易失性存储器及其控制方法

[发明专利]电压控制装置及存储器系统-CN201811604128.3有效
发明人： 古惟铭;王炜强 -专利权人：力旺电子股份有限公司
申请日： 2018-12-26 - 公布日： 2021-06-01 - 主分类号： G11C5/14 文献下载
摘要：本发明公开了一种电压控制装置，电压控制装置包括第一电荷泵、第二电荷泵、第一电源开关、第二电源开关及第三电源开关。第一电荷泵接收第一系统电压，并根据第一系统电压产生第一应用电压。第一电源开关接收第一系统电压及第一应用电压。第二电荷泵耦接于第一电源开关的输出端，并根据第二电荷泵的输入端所接收的电压产生第二应用电压。第二电源开关接收第二应用电压。第三电源开关的第一输入端耦接于第一电荷泵的输出端，而第三电源开关的第二输入端耦接于第二电荷泵的输出端。
电压控制装置存储器系统

[发明专利]操作方法以及感测放大器-CN202010810917.3在审
发明人： 古惟铭 -专利权人：力旺电子股份有限公司
申请日： 2020-08-13 - 公布日： 2021-02-23 - 主分类号： G11C7/06 文献下载
摘要：本发明提出适用于感测放大器的一种操作方法，感测放大器包括第一交叉耦合锁存以及第二交叉耦合锁存，第一交叉耦合锁存以及第二交叉耦合锁存之每一个包括第一晶体管对以及耦接至第一晶体管对的个别的栅极端的耦合电容对。操作方法包括：在第一阶段中，对第一交叉耦合锁存之耦合电容对充电而达成归零的目的，且提供第一组输入电压至第二交叉耦合锁存；以及在紧接着第一阶段之第二阶段中，对耦合电容对放电以消除第一晶体管对的不匹配，且比较提供至第二交叉耦合锁存的第一组输入电压而产生第一组输出电压。
操作方法以及放大器

[发明专利]具有浮动栅极晶体管类型存储单元的随机码产生器-CN202010272689.9在审
发明人： 古惟铭;孙文堂;陈英哲 -专利权人：力旺电子股份有限公司
申请日： 2020-04-09 - 公布日： 2020-10-23 - 主分类号： G06F7/58 文献下载
摘要：一种随机码产生器，包括一存储单元、两个写入缓冲器与两个感测电路。存储单元包括第一编程路径、第二编程路径、第一读取路径与第二读取路径。第一编程路径连接于第一源极线与第一位线之间，第二编程路径连接于第一源极线与第二位线之间，第一读取路径连接于第二源极线与第三位线之间，第二读取路径连接于第三源极线与第四位线之间。两个写入缓冲器分别连接至第一位线与第二位线。两个感测电路分别连接至第三位线与第四位线。两个感测电路根据读取路径上的读取电流，产生第一输出信号与第二输出信号，分别传递至对应的写入缓冲器。
具有浮动栅极晶体管类型存储单元随机产生器

[发明专利]运用于非易失性存储器的电源切换电路-CN201710036121.5有效
发明人：黄智扬;古惟铭 -专利权人：力旺电子股份有限公司
申请日： 2017-01-17 - 公布日： 2019-10-18 - 主分类号： G11C5/14 文献下载
摘要：电源切换电路，包括：一第一晶体管、第二晶体管与一电流源。第一晶体管的一第一源漏端与一栅极端分别接收一第一供应电压与一第二供应电压，一第二源漏端与一体极端连接至一节点z，且该节点z产生一输出信号。一第二晶体管的一第一源漏端与一栅极端分别接收该第二供应电压与该第一供应电压，一第二源漏端与一体极端连接至该节点z。一电流源连接于一偏压电压与该节点z之间。该第一供应电压、该第二供应电压或者该偏压电压可被选择成为该输出信号。
电源切换电路

[发明专利]非易失性存储器-CN201410627378.4有效
发明人： 古惟铭 -专利权人：力旺电子股份有限公司
申请日： 2014-11-10 - 公布日： 2018-11-09 - 主分类号： G11C16/26 文献下载
摘要：一种非易失性存储器，包括：一存储器阵列，连接至m条字线、n条源极线与n条位线；一列解码器，连接至该m条字线，用以决定一选定列，且该选定列所连接的n个存储单元都对应地连接至该n条源极线以及该n条位线；一源极线解码器，用以将该n条源极线中的一第x条源极线连接至一源极线电压，且将其他源极线浮接；一行解码器，用以将该n条位线中的一第x条位线连接至一数据线，且将其他位线连接至一参考电压；以及一感测电路，具有该数据线连接于该行解码器，用以决定一选定存储单元的一存储状态。
非易失性存储器

[发明专利]闪存装置-CN201210147687.2有效
发明人：杨青松;景文澔;古惟铭;陈永祥;王世辰;陈信铭 -专利权人：力旺电子股份有限公司
申请日： 2012-05-11 - 公布日： 2013-02-06 - 主分类号： G11C16/02 文献下载
摘要：本发明提出一种闪存装置，包括多个存储单元及多个写入控制电压产生器。其中各存储单元通过控制端点接收写入控制电压，并依据写入控制电压以执行数据写入的操作。其中各写入控制电压产生器包括预充电压传送器及升压电容。这些预充电压传送器并依据预充驱动信号在第一时间周期提供预充电压至对应的存储单元的控制端点。推升电压在第二时间周期被提供至升压电容，并在存储单元的控制端点上产生写入控制电压。
闪存装置

1
共 11 条