“余绍铭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置、存储单元和其形成方法-CN202210054178.9在审
发明人：李东颖;林伯俊;余绍铭;林毓超 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-18 - 公布日： 2022-11-25 - 主分类号： H01L27/24 文献下载
摘要：本发明实施例是有关于一种半导体装置、存储单元和其形成方法。一种存储单元包括存储装置、连接结构、绝缘层以及选择器。连接结构设置在存储装置上并电性连接至存储装置。绝缘层覆盖存储装置和连接结构。选择器位于存储装置上并电性连接至存储装置，其中选择器设置在绝缘层上并通过贯穿绝缘层而连接到连接结构。
半导体装置存储单元形成方法

[发明专利]半导体存储器件及制造方法-CN202210296501.3在审
发明人：李东颖;余绍铭;张开泰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-24 - 公布日： 2022-08-30 - 主分类号： H01L27/24 文献下载
摘要：本公开涉及半导体存储器件及制造方法。一种半导体器件包括：存储结构，在衬底之上，其中，该存储结构包括第一字线；第一位线，在第一字线之上；第二位线，在第一位线之上；存储材料，在第一位线和第二位线的侧壁之上；第一控制字线，沿着存储材料的第一侧，其中，第一控制字线电连接至第一字线；第二控制字线，沿着存储材料的与第一侧相反的第二侧；以及第二字线，在第二位线、第一控制字线和第二控制字线之上，其中，第二字线电连接至第二控制字线。
半导体存储器件制造方法

[发明专利]相变化随机存取记忆体装置及其制造方法-CN201911041127.7有效
发明人：吴昭谊;余绍铭;蔡仕琦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-30 - 公布日： 2022-08-02 - 主分类号： H01L27/22 文献下载
摘要：一种相变化随机存取记忆体装置及其制造方法。方法包括在导电层上方形成介电层，以及在介电层中的开口中形成侧壁间隔物。此开口暴露导电层的一部分。在导电层和侧壁间隔物上方形成底部电极层。在底部电极层上方形成相变化材料层，并且在相变化材料层上方形成顶部电极层。在一个实施例中，此方法包括在形成相变化材料层之前凹陷蚀刻底部电极层。
相变随机存取记忆体装置及其制造方法

[发明专利]半导体器件和制造方法-CN202210109550.1在审
发明人：李东颖;余绍铭;张丞钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-29 - 公布日： 2022-07-29 - 主分类号： H01L27/24 文献下载
摘要：提供了半导体器件和制造方法，其中制造具有双侧字线结构的存储器单元。在实施例中，第一字线位于存储器单元的第一侧上，第二字线位于存储器单元的与第一侧相反的第二侧上。
半导体器件制造方法

[发明专利]存储器装置及其操作方法-CN202210204683.7在审
发明人：李东颖;余绍铭;张开泰;江宏礼;陈佑升 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-02 - 公布日： 2022-06-24 - 主分类号： H01L45/00 文献下载
摘要：提供一种存储器装置及其操作方法。存储器装置包括底部电极、第一数据储存层、第二数据储存层、界面导电层和顶部电极。第一数据储存层设置在底部电极上并与底部电极接触。第二数据储存层设置在第一数据储存层之上。界面导电层设置在第一数据储存层和第二数据储存层之间。顶部电极设置在第二数据储存层之上。
存储器装置及其操作方法

[发明专利]制造半导体器件的方法和半导体器件-CN202210374852.1在审
发明人： 余绍铭;李东颖;云惟胜;杨富祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-10 - 公布日： 2022-06-24 - 主分类号： H01L29/06 文献下载
摘要：制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。
制造半导体器件方法

[发明专利]制造半导体器件的方法和半导体器件-CN201810911580.8有效
发明人： 余绍铭;李东颖;云惟胜;杨富祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-10 - 公布日： 2022-05-03 - 主分类号： H01L29/78 文献下载
摘要：制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。
制造半导体器件方法

[发明专利]相变存储器件及其形成方法-CN202110307279.8在审
发明人：李东颖;林毓超;余绍铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-23 - 公布日： 2021-10-19 - 主分类号： H01L45/00 文献下载
摘要：方法包括在衬底上方形成介电层，该介电层具有顶面；在介电层中蚀刻开口；在开口内形成底电极，该底电极包括阻挡层；在开口内及在底电极上形成相变材料(PCM)层，其中，PCM层的顶面与介电层的顶面齐平或位于介电层的顶面的下方；以及在PCM层上形成顶电极。本申请的实施例涉及相变存储器件及其形成方法。
相变存储器件及其形成方法

[发明专利]半导体器件及其形成方法-CN202110279794.X在审
发明人：李东颖;余绍铭;林毓超 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-16 - 公布日： 2021-07-13 - 主分类号： H01L27/24 文献下载
摘要：在实施例中，器件包含：位于衬底上方的第一金属化层，该衬底包含有源器件；位于第一金属化层上方的第一位线，该第一位线连接至第一金属化层的第一互连件，该第一位线沿第一方向延伸，该第一方向与有源器件的栅极平行；位于第一位线上方的第一相变随机存取存储器(PCRAM)单元；位于第一PCRAM单元上方的字线，该字线沿第二方向延伸，该第二方向与有源器件的栅极垂直；以及位于该字线上方的第二金属化层，该字线连接至该第二金属化层的第二互连件。本申请的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]半导体器件及其制造方法-CN201711278787.8有效
发明人：郑兆钦;云惟胜;陈奕升;余绍铭;陈自强;叶致锴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-06 - 公布日： 2021-04-20 - 主分类号： H01L27/092 文献下载
摘要：本发明实施例提供一种半导体器件，其包括：衬底；在衬底上方的I/O器件；以及在衬底上方的核心器件。I/O器件包括第一栅极结构，第一栅极结构具有：界面层；在界面层上方的第一高k介电堆叠件；以及导电层，导电层在第一高k介电堆叠件上方并且与第一高k介电堆叠件物理接触。核心器件包括第二栅极结构，第二栅极结构具有：界面层；在界面层上方的第二高k介电堆叠件；以及导电层，导电层在第二高k介电堆叠件上方并且与第二高k介电堆叠件物理接触。第一高k介电堆叠件包括第二高k介电堆叠件和第三介电层。本发明实施例还提供一种制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]存储器堆叠-CN202010338625.4在审
发明人：李东颖;余绍铭;林毓超 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-26 - 公布日： 2021-03-05 - 主分类号： H01L45/00 文献下载
摘要：本发明提供存储器堆叠及其形成方法。存储器堆叠包含：底部电极层、顶部电极层以及位于底部电极层与顶部电极层之间的相变层。顶部电极层的宽度大于相变层的宽度。未被相变层覆盖的顶部电极层的第一部分比被相变层覆盖的顶部电极层的第二部分更粗糙。
存储器堆叠

[发明专利]半导体器件的制造方法及半导体器件-CN201711339191.4有效
发明人：杨玉麟;李东颖;余绍铭;郑兆钦;陈自强;黄昭宪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-14 - 公布日： 2021-02-26 - 主分类号： H01L21/8234 文献下载
摘要：在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
半导体器件制造方法

[发明专利]存储单元-CN202010337594.0在审
发明人：林毓超;卡罗斯·H·迪亚兹;余绍铭;李东颖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-26 - 公布日： 2020-12-25 - 主分类号： H01L45/00 文献下载
摘要：本发明实施例提供一种存储单元和其形成方法。存储单元包含底部电极、蚀刻停止层、可变电阻层以及顶部电极。蚀刻停止层安置在底部电极上。可变电阻层嵌入在蚀刻停止层中且与底部电极接触。顶部电极安置在可变电阻层上。还提供一种具有存储单元的半导体器件。
存储单元

[发明专利]相变化记忆体装置-CN201911416522.9在审
发明人：李东颖;余绍铭;林毓超 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-31 - 公布日： 2020-11-17 - 主分类号： H01L45/00 文献下载
摘要：相变化记忆体装置包括底部电极、底部记忆体层、顶部记忆体层和顶部电极。底部记忆体层位于底部电极上方。底部记忆体层具有第一高度并包括锥形部分和颈部。锥形部分具有第二高度。第二高度与第一高度的比例在约0.2至约0.5的范围内。颈部位于锥形部分和底部电极之间。顶部记忆体层位于底部记忆体层之上。底部记忆体层的锥形部分在从顶部记忆体层朝向颈部的方向上逐渐变细。顶部电极位于顶部记忆体层之上。
相变记忆体装置

[发明专利]形成集成晶片的方法-CN202010313831.X在审
发明人：李东颖;余绍铭;王梓仲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-20 - 公布日： 2020-10-30 - 主分类号： H01L27/24 文献下载
摘要：在一些实施例中，提供一种形成集成晶片(IC)的方法。此方法包括在基板上形成层间介电层。第一开口形成于层间介电层及集成晶片的第一区域中。第二开口形成于层间介电层及集成晶片的第二区域中。第一高介电常数介电层形成为内衬第一开口及第二开口。第二介电层形成于第一高介电常数介电层上，并且内衬于第一区域及第二区域中的第一高介电常数介电层。从第一区域去除第二高介电常数介电层。导电层形成于第一高介电常数介电层及第二高介电常数介电层上，其中导电层接触第一区域中的第一高介电常数介电层并接触第二区域中的第二高介电常数介电层。
形成集成晶片方法

1
2
下一页»
尾页
共 25 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top