“高桥光惠”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管-CN201710265559.0有效
发明人：酒井滋树;高桥光惠;楠原昌树;都田昌之;梅田优;佐佐木善和 -专利权人：国立研究开发法人产业技术综合研究所;株式会社和广武
申请日： 2017-04-21 - 公布日： 2022-02-01 - 主分类号： H01L27/11502 文献下载
摘要：本发明提供FeFET及其制造方法，该FeFET在不损害以往开发的FeFET具有的105秒以上的数据保持特性和108次以上的耐数据改写性特性的情况下，将强电介质的膜厚(df)减小至59nmdf150nm的范围以适于微细化，可进行写入电压的绝对值为3.3V以下的数据的写入。半导体强电介质存储元件的制造方法的特征在于，其是在半导体基体上按以下顺序形成了绝缘体、由铋层状钙钛矿结晶的强电介质的构成元素构成的膜、和金属后进行强电介质结晶化退火而制造的由半导体基体和绝缘体和强电介质和金属构成的元件的制造方法，上述膜由Ca和Sr和Bi和Ta和氧原子构成，上述金属由Ir或Pt或Ir和Pt的合金或Ru构成，上述强电介质结晶化退火在氮中加入了氧的混合气体中或者在氩中加入了氧的混合气体中进行。
半导体电介质存储元件制造方法晶体管

[发明专利]半导体存储元件、其他元件及其制造方法-CN201780041826.4在审
发明人： 高桥光惠;酒井滋树;楠原昌树;都田昌之;梅田优;佐佐木善和 -专利权人：国立研究开发法人产业技术综合研究所;株式会社华哥姆研究所
申请日： 2017-07-03 - 公布日： 2019-04-16 - 主分类号： H01L27/1159 文献下载
摘要：提供一种使用宽度为100nm以下且高度为宽度的2倍以上的高纵横比的形状的存储体的半导体存储元件和其制造方法。一种半导体存储元件，具有在半导体基板(1)之上堆叠存储体(2)和导体(3)的层叠构造，存储体(2)的底面(12)与半导体基板(1)接触，存储体(2)的上表面(10)与导体(3)接触，存储体(2)的侧面(11)与隔壁(4)接触而被包围，存储体(2)的底面(12)的宽度是100nm以下，导体(3)与半导体基板(1)之间的最短的距离是存储体(2)的底面(12)的宽度的2倍以上，存储体(2)的侧面(11)的宽度在比底面(12)靠上的任何位置都与底面(12)的宽度相同而一定、或在底面(12)以外的比底面(12)靠上的位置最宽。
存储体底面半导体存储元件半导体基板导体层叠构造高纵横比任何位置侧面上表面堆叠隔壁制造包围

[发明专利]强介电体装置及其制造方法-CN201480041965.3有效
发明人：酒井滋树;高桥光惠;楠原昌树;都田昌之;梅田优 -专利权人：独立行政法人产业技术综合研究所;株式会社华哥姆研究所
申请日： 2014-07-24 - 公布日： 2018-10-16 - 主分类号： H01L21/8246 文献下载
摘要：本发明的目的是提供一种强介电体装置及其制造方法，上述强介电体装置具有强介电体装置的特征即非挥发性存储保持与多次改写耐受性，并且与以往的使用以锶、铋及钽的氧化物Sr‑Bi‑Ta‑O为主成分的强介电体的强介电体装置相比、存储器窗口更广且适合于微细化。在半导体上直接或介由绝缘体，将使用合适的成膜原料利用有机金属气相沉积法进行成膜的以锶、钙、铋及钽的氧化物Sr‑Ca‑Bi‑Ta‑O为主成分的第1强介电体以及导体层叠，在经蚀刻加工的栅极堆栈的侧面对第2强介电体与绝缘体进行成膜后，进行用于示出第1强介电性的热处理。
强介电体绝缘体氧化物成膜有机金属气相沉积耐受性非挥发性存储存储器热处理导体成膜原料强介电性蚀刻加工栅极堆栈微细化半导体制造改写侧面

[发明专利]半导体铁电存储晶体管及其制造方法-CN201380030192.4有效
发明人：酒井滋树;张*;高桥光惠 -专利权人：独立行政法人产业技术综合研究所
申请日： 2013-05-30 - 公布日： 2017-12-29 - 主分类号： H01L21/8246 文献下载
摘要：提供即使是200nm以下的铁电体膜厚存储窗也大且具有优异的数据保持特性和优异的脉冲重写耐性等的FeFET(铁电场效应晶体管)。所述FeFET具有在有源极区(12)和漏极区(13)的半导体基体(10)上依次层叠有绝缘体(11)和栅电极导体(4)的结构，绝缘体(11)是在基体(10)上依次层叠第一绝缘体(1)、第二绝缘体(2)而构成，第二绝缘体(2)的主成分为锶和钙和铋和钽的氧化物。
半导体存储晶体管及其制造方法

[发明专利]半导体集成电路-CN200680020593.1有效
发明人： 高桥光惠;酒井滋树 -专利权人：独立行政法人产业技术综合研究所
申请日： 2006-04-13 - 公布日： 2008-06-04 - 主分类号： H01L21/8246 文献下载
摘要：为了能够不需要分别设置非易失性存储保持用途的场效应晶体管和逻辑运算用途的场效应晶体管的制造工序，将上述2个用途的场效应晶体管以同一结构制作在同一半导体衬底上，由栅绝缘结构体12中含有存储保持材料的n及p沟道型场效应晶体管构成半导体集成电路的存储电路和逻辑电路，通过控制栅绝缘结构体中含有存储保持材料的n及p沟道型场效应晶体管的栅极－衬底区域间施加的电压大小和施加定时，电切换逻辑运算状态和存储写入状态和非易失性存储保持状态。
半导体集成电路