“霍克孝”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构和相关的制造方法-CN201611216672.1有效
发明人：朱振樑;龚达渊;霍克孝;陈奕寰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-26 - 公布日： 2022-05-31 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了半导体结构。半导体结构包括：第一导电性的衬底；在衬底中形成的第一导电性的第一区；在第一区中形成的第一导电性的第二区，其中第二区具有比第一区更高的掺杂密度；在第二区中形成第二导电性的源极区；在衬底中形成的第二导电性的漏极区；在第二区中形成并且与源极区相邻的第一导电性的拾取区；以及在第二区的顶面上形成的抗蚀剂保护氧化物(RPO)层。本发明也公开了相关的制造方法。
半导体结构相关制造方法

[发明专利]具有并联电阻器的高压器件-CN202110374038.5在审
发明人： 霍克孝;蒋昕志;陈奕寰;蔡俊琳;陈益民 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-07-27 - 公布日： 2021-08-03 - 主分类号： H01L29/78 文献下载
摘要：高压半导体器件包括：设置在衬底中的具有第一导电类型的源极和具有第一导电类型的漏极；第一介电组件，设置在源极和漏极之间的衬底的表面上；漂移区，设置在衬底中，其中，漂移区具有第一导电类型；第一掺杂区，具有第二导电类型并且设置在介电组件下方的漂移区内，第二导电类型与第一导电类型相反；第二掺杂区，具有第二导电类型并且设置在漂移区内，其中，第二掺杂区至少部分地围绕源极和漏极中的一个；电阻器，直接设置在介电组件上；以及栅极，直接设置在介电组件上，其中，栅极电连接至电阻器。本发明的实施例还涉及具有并联电阻器的高压器件。
具有并联电阻器高压器件

[发明专利]集成电路及其制造方法-CN201811133972.2有效
发明人：卡思克·穆鲁克什;江文智;蔡俊琳;霍克孝;吴国铭;陈柏智;苏如意;林炫政;陈益民;林宏洲;邱奕正 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-27 - 公布日： 2021-03-30 - 主分类号： H01L27/02 文献下载
摘要：本申请的各个实施例涉及其中高压金属氧化物半导体(HVMOS)器件与高压结终端(HVJT)器件集成的集成电路(IC)。在一些实施例中，第一漂移阱和第二漂移阱位于衬底中。第一漂移阱和第二漂移阱以环形图案交界且具有第一掺杂类型。外围阱位于衬底中且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕并分离第一漂移阱和第二漂移阱。主体阱位于衬底中且具有第二掺杂类型。此外，主体阱位于第一漂移阱上方并且通过第一漂移阱与外围阱间隔开。栅电极位于第一漂移阱和主体阱之间的结上方。本申请还提供了集成电路的制造方法。
集成电路及其制造方法

[发明专利]高压LDMOS晶体管及其制造方法-CN201611047190.8有效
发明人： 霍克孝;郑光茗;周建志;陈益民;朱振梁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-23 - 公布日： 2020-11-13 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件。半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型且被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。本发明实施例涉及高压LDMOS晶体管及其制造方法。
高压 ldmos 晶体管及其制造方法

[发明专利]作为高压装置的栅极电介质的凹陷浅沟槽隔离-CN201610815080.5有效
发明人：陈奕寰;范富杰;郑光茗;霍克孝;陈奕升;刘思贤;林国树;叶力瑄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-09-09 - 公布日： 2020-01-07 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及作为高压装置的栅极电介质的凹陷浅沟槽隔离。具体的，本发明揭示一种方法，其包含：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分，以在所述隔离区中形成凹陷部；和形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠。在所述栅极堆叠的相对侧上形成源极区和漏极区。所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体装置MOS的部分。
作为高压装置栅极电介质凹陷沟槽隔离

[发明专利]半导体器件及其制造方法-CN201510108864.X有效
发明人： 霍克孝;杨富智;蔡俊琳;陈益民;詹智元 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-03-12 - 公布日： 2018-12-21 - 主分类号： H01L27/06 文献下载
摘要：一些实施例涉及半导体器件。半导体器件包括漏极区和围绕漏极区的沟道区。源极区围绕沟道区，使得沟道区将漏极区与源极区分离。栅电极布置在沟道区上方，并且具有接近漏极的内边缘。由弯曲或多边形路径的电阻材料构成的电阻器结构布置在漏极上方，并且连接至漏极。电阻器结构以栅电极的内边缘为外围边界。本发明实施例涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]有机发光装置中具有合并间隔件的装置-CN201710741126.8在审
发明人：陈奕寰;范富杰;郑光茗;霍克孝;叶力瑄;赵堉斌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-25 - 公布日： 2018-05-25 - 主分类号： H01L27/32 文献下载
摘要：本揭露涉及一种有机发光装置中具有合并间隔件的装置。更具体而言，本揭露涉及一种包含逻辑装置的有机发光装置及一种相关联的制造方法，所述逻辑装置包括虚设图案及合并间隔件。在一些实施例中，所述有机发光装置放置于衬底上方。所述逻辑装置耦合到所述有机发光装置且包括放置于所述衬底内且通过沟道区域分离的一对源极/漏极区域。栅极结构上覆所述沟道区域且包括栅极电极及通过合并间隔件与所述栅极电极分离的虚设图案。通过将所述虚设图案及所述合并间隔件布置于所述栅极电极与所述源极/漏极区域之间，放大所述栅极电极与所述源极/漏极区域之间的距离，且因此减小栅极诱发的漏极泄漏GIDL效应。
有机发光装置间隔件栅极电极源极/漏极区域逻辑装置虚设图案合并沟道区域衬底栅极结构耦合到减小漏极泄漏放大诱发关联制造

[发明专利]为改善层间介电层经化学机械研磨的碟状效应的悬浮格状冠型多晶硅-CN201710741291.3在审
发明人：陈昭雄;范富杰;陈奕寰;郑光茗;霍克孝;刘思贤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-25 - 公布日： 2018-04-10 - 主分类号： H01L21/3105 文献下载
摘要：本发明实施例涉及一种为改善层间介电层经化学机械研磨的碟状效应的悬浮格状冠型多晶硅，具体涉及一种集成电路IC及一种用于制造所述集成电路的方法。多晶硅层形成于衬底的第一区域上方且具有相对于彼此堆积以界定第一堆积密度的多个多晶硅结构。虚拟层形成于所述衬底的第二区域上方且具有相对于彼此堆积以界定第二堆积密度的多个虚拟结构，其中所述第一堆积密度及第二堆积密度基本上是类似的。层间介电层形成于所述衬底的所述第一区域及第二区域上方。在形成所述层间介电层之后，通常由所述第一堆积密度及第二堆积密度抑制与化学机械研磨并发的所述衬底的至少第二区域的碟状效应。
改善层间介电层经化学机械研磨效应悬浮格状多晶

[发明专利]具有并联电阻器的高压器件-CN201510446553.4在审
发明人： 霍克孝;蔣昕志;陈奕寰;蔡俊琳;陈益民 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-07-27 - 公布日： 2016-09-14 - 主分类号： H01L29/78 文献下载
摘要：高压半导体器件包括：设置在衬底中的具有第一导电类型的源极和具有第一导电类型的漏极；第一介电组件，设置在源极和漏极之间的衬底的表面上；漂移区，设置在衬底中，其中，漂移区具有第一导电类型；第一掺杂区，具有第二导电类型并且设置在介电组件下方的漂移区内，第二导电类型与第一导电类型相反；第二掺杂区，具有第二导电类型并且设置在漂移区内，其中，第二掺杂区至少部分地围绕源极和漏极中的一个；电阻器，直接设置在介电组件上；以及栅极，直接设置在介电组件上，其中，栅极电连接至电阻器。本发明的实施例还涉及具有并联电阻器的高压器件。
具有并联电阻器高压器件

[发明专利]具有平行电阻器的高压器件-CN201210391197.7有效
发明人：苏如意;杨富智;蔡俊琳;霍克孝;叶人豪;许竣为 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-10-15 - 公布日： 2014-01-29 - 主分类号： H01L27/06 文献下载
摘要：本发明提供了一种高压半导体器件。该高压半导体器件包括具有栅极、源极和漏极的晶体管。源极和漏极形成在掺杂衬底中并且通过衬底的漂移区间隔开。栅极形成在漂移区上方以及位于源极和漏极的上方。晶体管被配置成处理至少几百伏的高电压条件。高压半导体器件包括形成在晶体管的源极和漏极之间的介电结构。介电结构突出进入衬底和突出到衬底之外。介电结构的不同部分具有不均匀的厚度。高压半导体器件包括形成在介电结构上方的电阻器。电阻器具有基本上均匀间隔开的多个绕组部分。本发明还提供了具有平行电阻器的高压器件。
具有平行电阻器高压器件

[发明专利]具有低衬底漏电的绝缘栅双极型晶体管结构-CN201310041931.1有效
发明人： 霍克孝;郑志昌;苏如意;叶人豪;杨富智;蔡俊琳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-29 - 公布日： 2013-08-14 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种高压金属氧化物半导体横向扩散器件(HV LDMOS)，尤其是绝缘栅双极结型晶体管(IBGT)，以及其制造方法。该器件包括半导体衬底、形成在衬底上的栅极结构、形成在衬底内栅极结构的两侧的源极和漏极，形成在衬底内的第一掺杂阱以及形成在第一阱内的第二掺杂阱。栅极、源极、第二掺杂阱和第一阱的一部分以及漏极结构的一部分被在硅衬底中的深沟槽隔离部件和注氧层包围。本发明还公开了具有低衬底漏电的绝缘栅双极型晶体管结构。
具有衬底漏电绝缘栅双极型晶体管结构

[发明专利]具有低衬底泄露的绝缘栅极双极型晶体管-CN201210557171.5有效
发明人： 霍克孝;郑志昌;苏如意;叶人豪;杨富智;蔡俊琳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-12-20 - 公布日： 2013-06-26 - 主分类号： H01L29/78 文献下载
摘要：在本发明中提供了一种高电压横向扩散金属氧化物半导体(HV LDMOS)器件(具体为绝缘栅极双极结型晶体管(IGBT))及其制造方法。该器件包括具有至少一个高度掺杂的埋置部分的半导体衬底；在衬底上方生长的第一掺杂阱；在第一阱上形成的栅极结构；在栅极结构的一侧上形成的源极和在栅极结构的另一侧形成的漏极；以及在第一阱中形成的具有U形截面的第二掺杂阱。漏极的一部分形成在位于所述第二阱之外的第一阱上方。本发明还提供了一种具有低衬底泄露的绝缘栅极双极型晶体管。
具有衬底泄露绝缘栅极双极型晶体管

[发明专利]使用漂浮导体的HV互连解决方案-CN201210008172.4有效
发明人：苏如意;杨富智;蔡俊琳;霍克孝;郑志昌;柳瑞兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-01-10 - 公布日： 2012-08-01 - 主分类号： H01L29/417 文献下载
摘要：器件包括在半导体衬底中的第一和第二重掺杂区域。至少一部分绝缘区域在半导体衬底中，其中该绝缘区域邻近第一和第二重掺杂区域。栅极绝缘层形成在半导体衬底的上方并且一部分栅极绝缘层位于一部分绝缘区域的上方。栅极形成在栅极绝缘层上方。漂浮导体位于绝缘区域上方并且与绝缘区域垂直地重叠。金属线包括位于漂浮导体上方的并且与漂浮导体垂直地重叠的一部分，其中金属线与第二重掺杂区域连接并且传输第二重掺杂区域的电压。本发明还提供了使用漂浮导体的HV互连解决方案。
使用漂浮导体 hv 互连解决方案

[发明专利]高压半导体晶体管及其制造方法-CN201010199051.3有效
发明人：苏如意;杨富智;蔡俊琳;霍克孝;沈佳青;黄柏晟;郑志昌;柳瑞兴;段孝勤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-06-08 - 公布日： 2011-10-12 - 主分类号： H01L29/78 文献下载
摘要：本发明是有关于一种高压半导体晶体管及其制造方法。此晶体管包含半导体基材、形成于半导体基材之上的栅极结构、形成于半导体基材中且位于栅极结构每一侧的源极与漏极、形成于半导体基材中的被掺杂的第一井区、及位于第一井区中的被掺杂的第二井区。第二井区的一部分环绕源极，而第二井区的另一部分在第一井区中从上述第一部分做横向延伸。本发明通过在半导体基材中设置双井结构(一延伸p型井区位于n型井区中)，可提高BV值，强化晶体管的性能。此外，P型掺杂延伸区的设置，降低了晶体管操作时的导通电阻Ron，故可节省晶体管的耗电成本。
高压半导体晶体管及其制造方法

1
共 14 条