“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]改进器件反转短沟道效应的方法-CN200610030636.6无效
发明人：周贯宇;吕煜坤;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-08-31 - 公布日： 2008-03-05 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种改进器件反转短沟道效应的方法，依次包括：STI形成、P阱注入、N阱和PMOS形成、栅氧化、LDD和HALO注入、边墙形成、NMOS源漏注入、源漏快速退火、NMOS沟道调节注入、PMOS源漏注入、源漏快速退火。本发明的改进器件反转短沟道效应的方法能改善器件的电学性能表现，还可减小电路在空载时候的电流，且显著改善了器件NMOS反转短沟道效应，增强了器件的可靠性。
改进器件反转沟道效应方法

[发明专利]局部硅氧化隔离的制造工艺方法-CN200610030308.6无效
发明人： 钱文生;陈晓波 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-08-23 - 公布日： 2008-02-27 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种局部硅氧化隔离的制造工艺方法，在现有的工艺中去除残余光刻胶之后，按照通常的侧墙工艺，在所有LOCOS区域沉积一层氮化硅层，再通过干法刻蚀在LOCOS开口区域开口两侧侧壁上形成侧墙结构，最后形成LOCOS结构。本发明能够缓解局部硅氧化隔离制程中出现鸟嘴的问题，尽量减小所占用的模块面积。
局部氧化隔离制造工艺方法

[发明专利]减小STI边缘漏电的方法-CN200610030102.3无效
发明人：周贯宇;吕煜坤;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-08-15 - 公布日： 2008-02-20 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种减小STI边缘漏电的方法，在STI化学机械抛光后，采用干法刻蚀取代了原工艺中的湿法刻蚀，利用此步干法刻蚀对二氧化硅对氮化硅刻蚀的高选择比，以及干法刻蚀的微负载效应，使得在STI边缘的区域的场氧化硅比其他区域稍厚，形成一个小型侧墙，从而起到有效防止STI边缘小角形成的作用，达到改善STI边缘漏电的效果。
减小 sti 边缘漏电方法

[发明专利]一种制作高压器件沟道的非外延方法-CN200610029994.5有效
发明人：周贯宇;钱文生;陈华伦 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-08-11 - 公布日： 2008-02-13 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种制作高压器件沟道的非外延方法，其包含如下步骤：用高能离子注入磷来做为N型埋层；用低能离子注入磷来做为N型沟道衬底；用高温长时间退火来实现准均匀掺杂N型沟道。本发明由于采用了上述方法，简化了高压器件的沟道的制作流程，从而起到了降低生产成本的作用。
一种制作高压器件沟道外延方法

[发明专利]用于高压制程的器件隔离结构及其制作方法-CN200610029248.6无效
发明人： 钱文生;陈晓波;伍宏 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-07-21 - 公布日： 2008-01-23 - 主分类号： H01L27/04 文献下载
摘要：本发明公开了一种用于高压制程的器件隔离结构，包括具有低压区域和高压区域的半导体衬底，通过光刻形成在低压区域的STI隔离结构，通过光刻形成在高压区域的LOCOS隔离结构。本发明还公开了该器件隔离结构的制作工艺方法。本发明在保证器件具有同样隔离效果的基础上，可尽量减小隔离结构所占用的模块面积。
用于压制器件隔离结构及其制作方法

[发明专利]EEPROM外围电路中高压NMOS场晶体管的沟道结构及制作方法-CN200610029249.0无效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2006-07-21 - 公布日： 2008-01-23 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种EEPROM外围电路中高压NMOS场晶体管的沟道结构，在所述沟道内注入硼离子。所述沟道结构的制作工艺方法是，在现有的工艺流程中，通过光刻打开沟道区域，在进行高压PMOS晶体管轻掺杂源/漏硼离子注入的同时，将硼离子注入沟道。本发明既能更有效地发挥场隔离效果，又可减少单元面积，提高芯片的集成度。
eeprom 外围电路高压 nmos 晶体管沟道结构制作方法

[发明专利]一种平板电容及其实现方法-CN200510111957.4无效
发明人： 钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-12-23 - 公布日： 2007-06-27 - 主分类号： H01L27/108 文献下载
摘要：本发明公开一种平板电容，包括硅衬底层、二氧化硅层，下极板、二氧化硅绝缘层及上极板，其中，下极板、二氧化硅绝缘层及上极板相互配合向上或向下凸起形成沟槽。通过本发明，从沟槽侧壁方向上增加平板电容的有效面积，在增大平板电容的电容值的同时，不增加平板电容平面上的占用面积。
一种平板电容及其实现方法

[发明专利]一种在有源区表面制作超高电阻的方法-CN200510111421.2有效
发明人： 钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-12-13 - 公布日： 2007-06-20 - 主分类号： H01L21/3205 文献下载
摘要：本发明公开了一种在有源区表面制作超高电阻的方法，包括如下步骤：步骤一、在硅衬底上淀积一层牺牲氧化层；步骤二、进行高能量低剂量的磷注入；步骤三、进行退火和杂质激活；步骤四、制作电阻接触电极。本发明方法通过直接在有源区进行高能量低剂量的磷注入可以得到5000欧姆/方块以上的超高电阻，有效简化了器件结构，而且工艺简单，可节约制作成本，提高了器件的可靠性。
一种有源表面制作超高电阻方法

[发明专利]高压晶体管LDD离子注入的方法-CN200510111433.5无效
发明人： 钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-12-13 - 公布日： 2007-06-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种高压晶体管LDD离子注入的方法，将高压器件工艺过程中多次的LDD离子注入分离开来，较高能量的离子注入在栅的氧化硅侧墙形成前进行，而能量较低的离子注入则放在栅的氧化硅侧墙以后来完成，这样使得LDD在与栅的交叠区有较轻的掺杂，可以增大LDD结的击穿电压，还可以减小热载流子效应，提高器件的可靠性，同时由于侧墙与源漏间的掺杂浓度不变，器件的阈值电压和饱和电流将基本保持不变。
高压晶体管 ldd 离子注入方法

[发明专利]半导体仿真模型的建立方法-CN200510111298.4有效
发明人：邹小卫;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-12-08 - 公布日： 2007-06-13 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种半导体仿真模型的建立方法，其步骤包括：首先按长度与宽度的依存性建立Global区域的器件模型，即G模型；然后Bin区域与Global区域边界上的器件使用G模型作为自己的单个器件模型；之后单独提取Bin区域中不与Global区域接界的各个器件的模型；再利用各自4个角上的器件模型，各个Bin块合成自己的块模型；最后将G模型及若干个Bin模型整合成一个整体的模型。本发明同时具有了全局模型与分块模型的优点，同时克服它们的缺点，因此在简化模型提取过程的基础上得到较高的模型精度，改善了模型的维护性能，从而提高了集成电路设计的效率与准确性，缩小了产品设计周期，并且降低了成本。
半导体仿真模型建立方法

[发明专利]减少NMOS器件反窄沟道效应的方法-CN200510111170.8无效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-12-06 - 公布日： 2007-06-13 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种减少NMOS器件反窄沟道效应的方法。在STI的硅刻蚀以后，立刻进行大角度的硼离子注入，注入剂量1e13cm^－2，能量40KeV，角度60度。本发明可以提高窄沟道NMOS器件的阈值电压，改善小尺寸NMOS器件的性能。
减少 nmos 器件沟道效应方法

[发明专利]一种改进的高压器件仿真模型及其应用方法-CN200510110601.9有效
发明人：邹小卫;钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-11-22 - 公布日： 2007-05-30 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种改进的高压器件仿真模型，在低压条件下的普通SPICE器件模型基础上，在晶体管的漏极上串联一个可随电压、温度变化的可变电阻，以实现高压区域栅极电压对晶体管电流能力控制减弱效应，增加一个电流控制电流源仿真高压器件的离效应；该电阻电阻值与加在该电阻上面的电压具有函数关系；在晶体管漏极与源极间跨接一个电流控制电流源，以仿真高压晶体管的离化效应。本发明还将BSIM3模型与上述改进的高压器件仿真模型组合成高压器件SPICE模型，然后调用为拟合实际测量值而调节的参数：电阻R0，其电压系数VC1、VC2、VC3、VC4，温度系数TC1、TC2等。本发明可提高高压模型使用的便利性，提高集成电路设计工作效率与准确性，缩短产品设计周期、降低成本。
一种改进高压器件仿真模型及其应用方法

[发明专利]实现浅沟道隔离的工艺方法-CN200510030755.7无效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-10-27 - 公布日： 2007-05-02 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种实现浅沟道隔离的工艺方法，在现有的常规工艺方法中，在氮化硅窗口内形成氧化硅内侧墙，进行STI的硅的干法刻蚀形成浅槽后，再用湿法腐蚀去掉氧化硅内侧墙，在进行氧化硅填充时，由于氮化硅窗口的口径比STI的浅槽口径大，在STI工艺模块完成后，STI的上边角被氧化硅所覆盖并保护，使得在后面的腐蚀工艺中氧化硅免于从STI边角向内部刻蚀而形成凹坑。本发明可以减小甚至消除STI顶部边缘的凹坑，改善隔离效果，减小凹坑所引起的漏电流。
实现沟道隔离工艺方法

[发明专利]一种改善器件阈值电压分布的方法-CN200510029475.4有效
发明人： 钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-09-07 - 公布日： 2007-03-14 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种改善器件阈值电压分布的方法，包括如下步骤：第一步，核心NMOS晕环离子注入和LDD离子注入；第二步，I/O NMOSLDD离子注入；第三步，LDD低温快速热退火；第四步，核心PMOS晕环离子注入和LDD离子注入；第五步，I/O PMOS LDD离子注入。本发明方法可以使NMOS阈值电压随沟道长度的起伏大大减小，从而增大工艺窗口，改善器件特性。本发明适用于半导体制造工艺中NMOS器件制造工艺。
一种改善器件阈值电压分布方法

[发明专利]一种侧墙制作方法-CN200510028536.5有效
发明人：周贯宇;陈华伦;钱文生;陈晓波;郭永芳 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-08-05 - 公布日： 2007-02-07 - 主分类号： H01L21/314 文献下载
摘要：本发明公开了一种侧墙制作方法，包括以下步骤，首先生长二氧化硅薄膜；再生长氮化硅薄膜；第三步，侧墙刻蚀；第四步，重复步骤二和三，直至获得宽度为500－800埃的“D”形状的侧墙。本发明公开了一种侧墙制作方法，在硅片表面生长二氧化硅薄膜之后，重复第二步的在二氧化硅薄膜上面生长氮化硅薄膜，以及第三步的侧墙刻蚀，可以在0.13微米以下的工艺中，可以得到理想的侧墙形貌。
一种制作方法