“钱文生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果368个，建议您升级VIP下载更多相关专利

[发明专利]降低MOS晶体管GIDL电流的方法-CN201510269034.5有效
发明人：胡君;钱文生;段文婷;石晶 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-05-25 - 公布日： 2018-02-06 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种降低MOS晶体管GIDL电流的方法，包括步骤步骤一、在半导体衬底表面依次形成栅介质层和多晶硅层；形成第一光刻胶图形定义出多晶硅栅形成区域,进行刻蚀形成多晶硅栅；以第一光刻胶图形为掩膜对栅介质层进行刻蚀；以第一光刻胶图形为掩膜对半导体衬底进行刻蚀；进行氧化工艺形成侧壁氧化层；进行轻掺杂漏注入，源漏注入。本发明能降低漏端硅表面电场，降低GIDL电流。
降低 mos 晶体管 gidl 电流方法

[发明专利]掩膜只读存储器及其制造方法和使用方法-CN201510148355.X有效
发明人：刘冬华;钱文生;石晶 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-03-31 - 公布日： 2018-02-06 - 主分类号： H01L27/112 文献下载
摘要：本发明公开了一种掩膜只读存储器，包括硅衬底上的P阱，P阱两侧浅隔离槽，P阱上部具有多个N型埋源/漏区，栅氧位于P阱和浅隔离槽上方，N型多晶硅栅位于栅氧上方，N型多晶硅栅两侧具有隔离侧墙，N型多晶硅栅下方两个N型埋源/漏之间具有至少一组对应的沟道区和P型源漏注入区，P型源漏注入区掺杂浓度大于沟道区掺杂浓度；其特征在于还包括位于N型多晶硅栅和隔离侧墙之间的P型多晶硅栅。本发明还公开了所述掩膜只读存储器的制造方法和使用方法。本发明的掩膜只读存储器能改善现有掩膜只读存储器周边漏电缺陷，提高器件稳定性。
只读存储器及其制造方法使用方法

[发明专利]射频LDMOS器件及工艺方法-CN201510080701.5有效
发明人：石晶;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-02-15 - 公布日： 2018-02-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种射频LDMOS器件，在P型衬底上的P型外延中具有体区及轻掺杂漂移区，外延上具有多晶硅栅极及法拉第盾结构。轻掺杂漂移区中具有所述LDMOS器件的漏区；所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧化层及覆盖在栅氧化层之上的多晶硅栅极；在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；所述靠漏区的轻掺杂漂移区中还具有第二漂移区，第二漂移区中还包含有一P型注入区，所述的漏区位于该P型注入区中。本发明还公开了所述的射频LDMOS器件的工艺方法。
射频 ldmos 器件工艺方法

[发明专利]射频LDMOS器件及其制造方法-CN201410315116.4有效
发明人：李娟娟;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-07-03 - 公布日： 2018-02-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种射频LDMOS器件，漂移区为由离子注入区一和离子注入区二组成的非均匀结构，离子注入区一和多晶硅栅自对准，离子注入区二由光刻定义且和多晶硅栅相隔一段距离；离子注入区一和二的交叠区具有较大掺杂浓度能够提高器件的驱动电流、降低器件的导通电阻；离子注入区一的较低的掺杂浓度能使多晶硅栅边缘位置处的电场强度降低，提高器件的击穿电压、降低器件在多晶硅栅边缘位置处的热载流子注入能力并提高器件的鲁棒性；离子注入区二的较低的掺杂浓度和较深的深度能降低器件的输出电容。本发明还公开了一种射频LDMOS器件的制造方法。
射频 ldmos 器件及其制造方法

[发明专利]与CMOS工艺兼容的沟道隔离的原生器件及其制造方法-CN201410494175.2有效
发明人： 钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-09-24 - 公布日： 2018-02-06 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种与CMOS工艺兼容的沟道隔离的原生器件，在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。本申请沟道隔离的原生器件与沟道隔离的一般MOSFET相似，仍然以深n阱作为沟道和衬底之间的隔离，并将CMOS工艺中PMOS的p型输入输出区新增到沟道隔离的原生NMOS器件中，用来隔离源漏和深n阱，既实现器件0伏左右的阈值电压，又避免了源漏通过深n阱的短路现象。
cmos 工艺兼容沟道隔离原生器件及其制造方法

[发明专利]超级结的制造方法-CN201710600068.7在审
发明人： 钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-07-21 - 公布日： 2018-01-19 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种超级结的制造方法，包括如下步骤步骤一、提供第一导电类型均匀掺杂的第一外延层并形成沟槽。步骤二、进行多角度的多次第一导电类型的离子注入。步骤三、在沟槽中填充第二导电类型的第二外延层。本发明步骤二中多角度的多次离子注入的杂质能抵消沟槽的倒梯形结构形成的超级结的电荷失配，实现超级结的电荷自动匹配。本发明能采用沟槽填充形成柱状薄层，能实现对倒梯形沟槽所带来的电荷失配进行补偿，实现自动调节超级结的电荷匹配，提高器件的击穿电压，并能提高超级结的薄层的掺杂浓度，降低导通电阻。
超级制造方法

[发明专利]超级结的制造方法-CN201710599667.1在审
发明人： 钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-07-21 - 公布日： 2018-01-05 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种超级结的制造方法，包括如下步骤步骤一、提供具有第一导电类型均匀掺杂的第一外延层并形成超沟槽。步骤二、采用多晶硅填充沟槽形成柱状薄层，包括如下分步骤步骤21、生长未将所述沟槽完全填充的具有第一掺杂浓度的第一多晶硅层；步骤22、生长第二多晶硅层将沟槽完全填充，第二多晶硅层为不掺杂结构或掺杂浓度低于第一掺杂浓度的结构；步骤23、进行热退火处理，热退火后柱状薄层形成横向杂质分布均匀以及从顶部到底部纵向杂质浓度逐渐增加的杂质分布结构。本发明柱状薄层的杂质分布结构能弥补沟槽的倒梯形结构形成的超级结的电荷失配，从而能提高器件的击穿电压并降低器件的导通电阻。
超级制造方法

[发明专利]隔离型NLDMOS器件及其制造方法-CN201510033372.9有效
发明人：段文婷;刘冬华;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-01-22 - 公布日： 2017-12-05 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种隔离型NLDMOS器件，将N阱104移向沟道侧，使鸟嘴位于N阱上，保证器件有较高的开态击穿电压，并在N阱下方加打一道P型注入区，使漂移区的耗尽区面积增加，关态击穿电压升高，从而能在保证器件的开态击穿电压的同时，保证器件有足够高的关态击穿电压。P型注入区长度可调节，关态击穿电压随P型注入区长度增加而增加。本发明还公开了该种隔离型NLDMOS器件的制造方法。
隔离 nldmos 器件及其制造方法

[发明专利]NLDMOS器件及其制造方法-CN201410520214.1有效
发明人：段文婷;刘冬华;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-09-30 - 公布日： 2017-10-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种NLDMOS器件，在P型硅衬底上形成有N型深阱，N型深阱左部形成有一P阱，右部形成有左N阱、右N阱；左N阱同右N阱之间有N型深阱间隔区；本发明还公开了该NLDMOS器件的制造方法。本发明的NLDMOS器件，由CMOS工艺中的P阱构成沟道区，深型N阱包P阱实现P阱与衬底隔离，由CMOS工艺中的N阱构成N漂移区，保持N阱两边位置不变，将N阱分为两个独立的N阱，由于两个独立的N阱之间为掺杂浓度较低的N型深阱，从而漂移区掺杂浓度降低，使得击穿电压提高，而且其制造工艺条件可以与BCD平台的CMOS工艺共用，无需额外加版，节省了成本。
nldmos 器件及其制造方法

[发明专利]SONOS存储器的制作工艺方法-CN201510270399.X有效
发明人： 钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-05-25 - 公布日： 2017-10-24 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种SONOS存储器的制作工艺方法，其单元结构的制作工艺包括如下步骤形成存储单元管的ONO层和选择管的栅氧化硅层；淀积多晶硅层并进行光刻刻蚀形成多晶硅栅；进行HF湿法腐蚀工艺去除多晶硅栅外的氧化硅并在多晶硅栅边缘底部形成下切口；进行热氧化工艺使多晶硅栅底部边缘处的栅介质厚度增加；进行HALO离子注入以及LDD离子注入；利用ONO层的底部两层的阻挡作用使存储单元管的LDD掺杂浓度减小。本发明能降低漏电、提高可靠性，具有较低成本。
sonos 存储器制作工艺方法

[发明专利]隔离型NLDMOS器件-CN201510048208.5有效
发明人：段文婷;刘冬华;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-01-30 - 公布日： 2017-10-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种隔离型NLDMOS器件，终端位于元胞区的上端及下端；元胞区，在P型硅衬底上形成有两个独立的N型深阱；左N型深阱同右N型深阱之间的P型硅衬底上方，及右N型深阱左部上方，形成有场氧；场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；左N型深阱、右N型深阱、场氧、漂移P型注入区，向上下两端延伸至终端；终端，其中的右N型深阱的左侧右移，其中的漂移P型注入区的左侧右移，并且漂移P型注入区整体都在右N型深阱内部；在元胞区同终端之间的过渡区，右N型深阱的左侧位置为缓变过渡，漂移P型注入区的左侧位置为缓变过渡。本发明的隔离型NLDMOS器件,能在提高电流驱动能力的同时，提高击穿电压。
隔离 nldmos 器件

[发明专利]槽栅结构的N型LDMOS器件及工艺方法-CN201510107046.8有效
发明人：石晶;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-03-11 - 公布日： 2017-10-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种槽栅结构的N型LDMOS器件，在P型衬底上的N型外延层中具有P阱，P阱中具有所述LDMOS器件的源区以及重掺杂P型区，衬底表面具有场氧化层，沟槽型的多晶硅栅极位于N型外延层中，沟槽内壁具有栅氧化层；所述的N型外延层中还具有P型外延层，深接触孔穿通P型外延层底部位于N型外延层中。上述结构使器件表面电场降低，器件具有更高的击穿电压。本发明还公开了所述槽栅结构的N型LDMOS器件的工艺方法。
结构 ldmos 器件工艺方法

[发明专利]LDMOS器件及其制造方法-CN201210489048.4有效
发明人： 钱文生;石晶;刘冬华;段文婷;胡君 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-11-27 - 公布日： 2017-10-24 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种LDMOS器件，包括第一n阱，作为器件的漂移区；在第一n阱中具有p阱和第二n阱，所述p阱作为器件的沟道所在区域；在第一n阱之上具有栅氧化层和栅极；在p阱中具有n型掺杂区作为器件的源极；在p阱底部具有第一p型掺杂区，所述第一p型掺杂区还延伸到栅氧化层的正下方；在第二n阱中具有第三p型掺杂区作为器件的漏极。或者，将上述各部分的掺杂类型变为相反。本申请还公开了所述LDMOS器件的制造方法。本申请LDMOS器件具有较小的导通电阻，同时又基本不会降低击穿电压。其制造方法仅采用CMOS工艺，因而可集成于BCD工艺之中，并且不会增加制造成本。
ldmos 器件及其制造方法

[发明专利]隔离型NLDMOS器件及其制造方法-CN201510048190.9有效
发明人：段文婷;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-01-30 - 公布日： 2017-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种隔离型NLDMOS器件，在P型硅衬底上形成有两个独立的N型深阱；左N型深阱左部形成有一P阱；P阱右部上方及左N型深阱右部上方，形成有栅氧化层；左N型深阱同右N型深阱之间的P型硅衬底上方，及右N型深阱左部上方，形成有场氧；场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；层间介质覆盖在器件表面；漂移P型注入区近右N型深阱左侧处，接穿过层间介质、场氧及右N型深阱的漂移区金属；所述漂移区金属，同右N型深阱之间有氧化层隔离。本发明还公开了该种隔离型NLDMOS器件的制造方法。本发明，当隔离型NLDMOS器件漏端加交流信号由高电压降到低电压时，能实现输出电流无延时。
隔离 nldmos 器件及其制造方法

[发明专利]射频LDMOS器件及其制造方法-CN201310227240.0有效
发明人： 钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-06-07 - 公布日： 2017-06-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种射频LDMOS器件，在硅外延层中包括和沟道区掺杂类型相同的深阱，在纵向上深阱位于漂移区的底部和硅外延层的底部之间，在横向上深阱和所述深接触孔相接触、且深阱在横向上的覆盖的区域范围大于等于沟道区的在横向上的覆盖的区域范围；深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，深阱的掺杂浓度要求大于在最高工作温度时硅外延层产生的本征载流子浓度。本发明能避免器件高温下硅外延层的电势升高使得深接触孔漏电增加并使器件烧坏的缺陷，能提高器件的高温性能和可靠性。本发明深阱还能延伸到漂移区底部，对器件起到RESURF效果，能降低器件导通电阻。本发明还公开了一种射频LDMOS器件的制造方法。
射频 ldmos 器件及其制造方法