专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果119个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN201410461146.6在审
  • 闻正锋;马万里;赵文魁;黄杰 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2014-09-11 - 2016-03-16 - H01L29/78
  • 本发明提供一种半导体器件,包括:衬底、位于衬底表面的外延层、位于外延层中的器件区和位于所述外延层表面的下沉层,其中:衬底中与外延层相接触且正对于下沉层的区域设置有埋层,该埋层的杂质浓度高于衬底中的杂质浓度;位于外延层中,围绕下沉层和埋层外围分别设置有第一扩散区和第二扩散区;所述第一扩散区分别与第二扩散区和器件区的源区相互接触;其中,所述下沉层、埋层,第一扩散区与第二扩散区中的杂质导电类型相同。本发明实施例有效解决了现有技术中制造如射频-横向双扩散金属氧化物半导体场效应晶体管,其在进行下沉层高温驱入时浓掺杂衬底中杂质上扩导致有效外延层厚度减小,进而使器件击穿电压下降的技术问题。
  • 半导体器件
  • [发明专利]在沟槽型VDMOS中制作防静电结构的方法-CN201410231863.X在审
  • 闻正锋;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2014-05-28 - 2015-12-23 - H01L21/336
  • 本发明提供一种在沟槽型VDMOS中制作防静电结构的方法。本发明在沟槽型VDMOS中制作防静电结构的方法,包括:在沟槽刻蚀后进行栅氧氧化生长和多晶硅沉积;在多晶硅表面涂覆第一掩膜材料,刻蚀多晶硅后去除第一掩膜材料,以在栅氧表面形成ESD二极管的多晶硅基底;在ESD二极管的多晶硅基底上,涂覆第二掩膜材料,注入N型离子,以形成ESD二极管的N型区,去除第二掩膜材料;在ESD二极管的多晶硅基底上,涂覆第三掩膜材料,注入P型离子,以形成ESD二极管的P型区,去除第三掩膜材料。本发明,通过利用制作沟槽型VDMOS栅极所沉积的多晶硅制作ESD二极管的基底,解决了现有技术中,在沟槽型VDMOS栅极上制作ESD二极管生产周期长,工艺成本高的技术问题。
  • 沟槽vdmos制作静电结构方法
  • [实用新型]半导体器件-CN201520424979.5有效
  • 闻正锋;邱海亮;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-06-18 - 2015-11-04 - H01L21/762
  • 本实用新型公开了一种半导体器件,该器件包括:基底,基底包括第一水平面和用于容纳通过热氧化方式生成的隔离层的凹槽,凹槽包括第二水平面和第一倾斜面;第二水平面的高度低于第一水平面,第一倾斜面连接于第一水平面和第二水平面之间,第二水平面和第一倾斜面之间的夹角为钝角。本实施例提供的半导体器件,由于基底的第二水平面和第一倾斜面之间的夹角为钝角,因此可以避免后续形成隔离层时形成容易造成其他材料残留的凹坑。
  • 半导体器件
  • [发明专利]半导体器件制造方法-CN201310325729.1在审
  • 闻正锋;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2013-07-30 - 2015-02-11 - H01L21/28
  • 本发明提供一种半导体器件制造方法,包括:提供半导体衬底;在半导体衬底的顶面上沉积多晶硅层;沉积保护层,保护层覆盖在多晶硅层的顶面上;刻蚀保护层和多晶硅层,形成栅极基体块;形成氧化层,氧化层覆盖栅极基体块和半导体衬底;通过机械化学研磨将氧化层研磨至栅极基体块顶面;去除栅极基体块顶部的保护层;在栅极基体块上形成金属硅化物层。半导体制造方法,通过现在多晶硅层上形成保护层然后再形成氧化层、并通过CMP工艺研磨该氧化层,避免了研磨对多晶硅层造成损坏,从而避免了栅极电阻及开启电压变化,保证了最终形成LDMOS器件性能。
  • 半导体器件制造方法
  • [发明专利]一种半导体器件及其制造方法-CN201310306522.X在审
  • 闻正锋;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2013-07-19 - 2015-01-21 - H01L29/06
  • 本发明提供一种半导体器件及其制造方法。本发明的方法包括:1)在衬底上形成垫氧化层;2)在所述垫氧化层上形成具有隔离区图形的阻挡层,且所述隔离区图形能暴露出垫氧化层的表面;3)注入离子,使离子通过隔离区图形暴露出的垫氧化层表面进入衬底;4)热处理,使衬底中的离子横向扩散,形成离子注入层;5)以具有隔离区图形的阻挡层为掩模,刻蚀垫氧化层和离子注入层,使衬底上形成浅槽隔离区;6)在所述衬底的浅槽隔离区内形成场氧化层。本发明方法工艺简单,其在不降低垫氧化层及场氧化层厚度的情况下能够显著减小半导体器件中的鸟嘴长度,从而保证了半导体器件有源区的面积,可广泛应用于MOS制造领域。
  • 一种半导体器件及其制造方法
  • [发明专利]一种制作VDMOS的方法-CN201310056245.1有效
  • 闻正锋;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2013-02-20 - 2014-08-20 - H01L21/336
  • 本发明实施例提供了一种制作VDMOS的方法,包括提供一N型衬底,在衬底的第一表面上形成N型外延层;在N型外延层上生长场氧,形成场氧化层;在场氧化层上刻蚀出有源区,注入N型离子并驱入;在场氧化层上刻蚀出至少一个环区,在每个环区注入P型离子;在有源区和环区上生长栅氧,形成栅氧化层;在N型外延层的上表面的下方形成阈值注入层;在栅氧化层上沉积多晶硅,形成多晶硅层,作为VDMOS的栅极;在有源区且在多晶硅层的两侧注入P型离子并驱入;在驱入P型离子的区域上形成VDMOS的源极;对衬底的第二表面进行减薄,并在减薄后的第二表面上生长金属层,形成VDMOS的漏极。使用前述方法可以随时调节电压,使用起来较为方便。
  • 一种制作vdmos方法
  • [发明专利]GOI硅片制作方法、GOI硅片及GOI检测方法-CN201310028772.1有效
  • 马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2013-01-25 - 2014-08-06 - H01L21/762
  • 本发明公开了一种GOI硅片制作方法、GOI硅片,以及一种基于制作的GOI硅片进行GOI检测的方法,其中,GOI硅片制作方法包括:在沟槽型VDMOS制作过程中,形成沟槽以及生长栅氧化层之后,生长一层多晶层;在生长多晶层之后,将金属层掩模板与生长多晶层的硅衬底进行对准,其中,所述金属层掩模板是VDMOS制作过程中形成金属层时采用的掩模板;采用光刻工艺,通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形,形成GOI硅片。采用本发明实施例这里提出的技术方案,能够降低GOI硅片和VDMOS器件之间的误差,准确性较好,并能有效地节省资源,进而能够较好地提高GOI检测结果的准确性。
  • goi硅片制作方法检测方法
  • [发明专利]一种半导体加工方法以及一种半导体结构-CN201310019387.0在审
  • 闻正锋;马万里;赵文魁 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2013-01-18 - 2014-07-23 - H01L21/316
  • 本发明公开了一种半导体加工方法和一种半导体结构,所述方法包括:采用第一刻蚀方法在衬底上方的第一隔离层上刻蚀出第一结构,所述第一结构为至少一贯穿所述第一隔离层的通孔;采用第二刻蚀方法在所述具有第一结构的第一隔离层的隔离下,对所述衬底进行刻蚀,得到具有第二结构的衬底,所述第二结构为至少一具有开口的袋状中空凹坑;采用第一剥除法将所述第一隔离层从所述具有所述第二结构的衬底上剥除;采用第一氧化法对所述具有第二结构的衬底进行氧化,使所述第二结构形成至少一封闭空腔。采用本发明所提供的方案,使半导体器件的寄生电容大幅减小,提高了所述半导体器件的性能,尤其是在高频电路中应用时的性能。
  • 一种半导体加工方法以及结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top