“蒲月强”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]芯片封装结构、电子器件、三维存储器与存储系统-CN202111679039.7在审
发明人：程纪伟;鲍琨;蒲月强 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-31 - 公布日： 2022-04-08 - 主分类号： H01L23/482 文献下载
摘要：本申请提供了一种芯片封装结构、电子器件、三维存储器与存储系统。该芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
芯片封装结构电子器件三维存储器存储系统

[发明专利]新颖的3D NAND存储器件及其形成方法-CN201980001923.X有效
发明人：欧阳颖洁;夏志良;靳磊;王启光;周文犀;孙中旺;苏睿;蒲月强;程纪伟 -专利权人：长江存储科技有限责任公司
申请日： 2019-08-29 - 公布日： 2021-08-31 - 主分类号： H01L27/1157 文献下载
摘要：提供了一种半导体器件。所述半导体器件包括从衬底的一侧延伸的沟道结构。所述沟道结构具有侧壁和底部区域。所述沟道结构包括设置于所述底部区域处的底部沟道触点以及沿所述侧壁并且在所述底部沟道触点之上形成的沟道层。所述沟道结构还包括沿所述沟道结构的侧壁在所述沟道层之上并且在所述顶部沟道触点之上形成的高k层。
新颖 nand 存储器件及其形成方法

[发明专利]三维存储器及其制作方法-CN202110090323.4在审
发明人：蔡薇;蒲月强;鲍琨;赵治国;罗来青;程纪伟 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-22 - 公布日： 2021-05-07 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供一种三维存储器的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底；所述半导体结构包括核心区和虚拟区；所述半导体结构还包括覆盖所述核心区和所述虚拟区的第一绝缘层；在所述第一绝缘层上形成伪底部选择栅极层；去除所述虚拟区的伪底部选择栅极层，保留所述核心区的伪底部选择栅极层；在所述衬底的所述虚拟区形成第二绝缘层；以及在半导体结构上表面形成堆叠层。
三维存储器及其制作方法

[发明专利]存储器设备及其形成方法-CN202110103308.9在审
发明人： 蒲月强;董金文;陈俊;吕震宇;陶谦;胡禺石;汤召辉;肖莉红;周玉婷;李思晢;李兆松 -专利权人：长江存储科技有限责任公司
申请日： 2018-04-19 - 公布日： 2021-05-07 - 主分类号： H01L27/11519 文献下载
摘要：公开了三维存储器设备的方法和结构。在一个示例中，存储器设备包括具有在第一区域中的一个或多个第一凹槽以及在第二区域中的一个或多个第二凹槽的衬底。衬层设置在第一区域中的所述一个或多个第一凹槽的侧壁和底部上方，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，以及，一个或多个垂直结构形成在第一区域中的所述一个或多个第一凹槽上方。
存储器设备及其形成方法

[发明专利]一种三维存储器件及其制备方法-CN201811260438.8有效
发明人：王启光;蓝天;靳磊;夏志良;张安;李伟;蒲月强;闫亮 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-26 - 公布日： 2021-04-27 - 主分类号： H01L27/11582 文献下载
摘要：本发明公开了一种三维存储器件及其制备方法。所述三维存储器件具有沟道通孔，所述方法包括以下步骤：在所述沟道通孔的侧壁以及底部形成功能层；去除覆盖在所述沟道通孔的底部的所述功能层，以使所述功能层形成为以下结构：所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。
一种三维存储器件及其制备方法

[发明专利]提高三维存储器件之沟道孔均匀度的方法-CN202010283422.X有效
发明人：肖莉红;陶谦;胡禺石;程晓恬;许健;杨号号;蒲月强;董金文 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-02 - 公布日： 2021-02-19 - 主分类号： H01L27/1157 文献下载
摘要：本公开提供一种三维存储器件的结构和制作方法。在一实例中，一种制作三维存储器件的方法包括：在基底上设置材料层，在材料层之一阵列形成区域中形成多个沟道形成孔以及邻近多个沟道形成孔之多个牺牲孔，根据沟道形成孔而形成多个半导体沟道以及根据牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中栅缝隙中的至少一个的位置与多个牺牲孔中的至少一个重叠。
提高三维存储器件沟道均匀方法

[发明专利]存储器设备及其形成方法-CN201880000498.8有效
发明人： 蒲月强;董金文;陈俊;吕震宇;陶谦;胡禺石;汤召辉;肖莉红;周玉婷;李思晢;李兆松 -专利权人：长江存储科技有限责任公司
申请日： 2018-04-19 - 公布日： 2021-01-29 - 主分类号： H01L27/11519 文献下载
摘要：公开了三维存储器设备的方法和结构。在一个示例中，存储器设备包括具有在第一区域中的一个或多个第一凹槽以及在第二区域中的一个或多个第二凹槽的衬底。衬层设置在第一区域中的所述一个或多个第一凹槽的侧壁和底部上方，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，以及，一个或多个垂直结构形成在第一区域中的所述一个或多个第一凹槽上方。
存储器设备及其形成方法

[发明专利]电子设备、三维存储器及其制作方法-CN201811407150.9有效
发明人：吴林春;华文宇;蒲月强;刘藩东;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2018-11-23 - 公布日： 2020-12-18 - 主分类号： H01L27/11578 文献下载
摘要：本发明提供了一种电子设备、三维存储器及其制作方法，该制作方法包括如下步骤：在衬底上的堆叠层上制作功能孔，堆叠层包括依次层叠在衬底上的牺牲层和绝缘层，功能孔贯穿堆叠层并延伸进入衬底，在功能孔底部制作形成外延结构；在功能孔的侧壁和外延结构的表面上制作存储层和沟道层，对功能孔进行第一次刻蚀，移除外延结构表面中部的存储层和沟道层，并移除部分外延结构，使得外延结构顶部形成凹槽，使得外延结构包括底部部分和侧壁部分，相对的侧壁部分和底部部分共同围合形成凹槽，侧壁部分与牺牲层对应；对功能孔进行第二次刻蚀，移除沟道层和外延结构的侧壁部分。通过上述设置，从而能避免在功能孔的内壁上形成空洞，防止漏电。
电子设备三维存储器及其制作方法

[发明专利]一种三维存储器及其制作方法-CN201811061575.9有效
发明人：苏睿;夏志良;华文宇;刘藩东;蒲月强 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-12 - 公布日： 2020-11-24 - 主分类号： H01L27/1158 文献下载
摘要：本发明提供一种三维存储器的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构包括交替堆叠的伪栅极层和介质层；在所述伪栅极层和所述介质层中形成穿通所述伪栅极层和所述介质层的多个沟道孔；在所述沟道孔的表面上直接覆盖阻挡层材料以形成阻挡层，以及在所述阻挡层上覆盖电荷存储层，所述阻挡层材料为氧化物；去除所述伪栅极层而在所述介质层之间形成间隙；以及在所述间隙中形成栅极层。
一种三维存储器及其制作方法

[发明专利]3D存储器件及其制造方法-CN201811242026.1有效
发明人：吴林春;蒲月强;刘藩东;华文宇;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-24 - 公布日： 2020-11-13 - 主分类号： H01L27/1157 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：半导体衬底；栅叠层结构，包括交替堆叠的多个栅极导体和多个层间绝缘层，位于半导体衬底上方；以及多个沟道柱，贯穿栅叠层结构，沟道柱包括：外延层，位于沟道柱底部，并与半导体衬底接触；保护层，位于外延层上方，并与外延层接触；以及沟道层，位于保护层上方，并与保护层接触。该3D存储器件通过在外延层上方设置保护层作为刻蚀停止层，外延层受到保护层的保护不会被去除，从而提高了3D存储器件的击穿电压。
存储器件及其制造方法

[发明专利]提高三维存储器件之沟道孔均匀度的方法-CN201880004875.5有效
发明人：肖莉红;陶谦;胡禺石;程晓恬;许健;杨号号;蒲月强;董金文 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-02 - 公布日： 2020-05-22 - 主分类号： H01L27/1157 文献下载
摘要：本公开提供一种三维存储器件的结构和制作方法。在一实例中，一种制作三维存储器件的方法包括：在基底上设置材料层，在材料层之一阵列形成区域中形成多个沟道形成孔以及邻近多个沟道形成孔之多个牺牲孔，根据沟道形成孔而形成多个半导体沟道以及根据牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中栅缝隙中的至少一个的位置与多个牺牲孔中的至少一个重叠。
提高三维存储器件沟道均匀方法

[发明专利]半导体工艺、半导体器件的制作方法以及半导体器件-CN201910775850.1在审
发明人：程纪伟;夏志良;周文犀;蒲月强;孙中旺;苏睿 -专利权人：长江存储科技有限责任公司
申请日： 2019-08-21 - 公布日： 2020-01-10 - 主分类号： H01L21/02 文献下载
摘要：本申请提供了一种半导体工艺、半导体器件的制作方法以及半导体器件。该半导体工艺包括：形成具有凹槽的半导体基底；在凹槽中设置预定材料，直到预定材料的厚度大于或者等于预定厚度，其中，预定材料为流体材料；控制半导体基底旋转，半导体基底旋转的旋转轴平行于半导体基底的厚度方向；固化预定材料，形成填充结构。该半导体工艺解决了现有技术中难以无缝填充深宽比较大的凹槽的问题，保证了形成的填充结构的性能较好，进而保证了包括由该半导体工艺形成的半导体器件的性能较好。并且，该工艺容易控制，成本较低，可以广泛地应用在各种半导体器件的制作过程中。
半导体工艺半导体基底半导体器件预定材料填充流体材料无缝填充制作过程旋转轴固化平行保证申请制作应用

[发明专利]三维存储器件及在其沟道孔中形成外延结构的方法-CN201810219177.9有效
发明人：杨号号;吕震宇;陈俊;胡禺石;陶谦;董金文;蒲月强;程晓恬;许健;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-16 - 公布日： 2019-06-21 - 主分类号： H01L27/11551 文献下载
摘要：本发明涉及一种在三维存储器件的沟道孔中形成外延结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括核心区和辅助区，所述核心区具有沟道孔，所述辅助区具有虚拟孔和/或沟槽；在所述沟道孔的底部形成第一外延结构，且在所述虚拟孔和/或沟槽的底部形成第二外延结构；使用针对所述辅助区的光刻步骤去除所述所述虚拟孔和/或沟槽底部的第二外延结构。本发明由于仅在核心区的沟道孔内形成外延结构，而在辅助区的虚拟孔和/或沟槽中不形成外延结构，能够解决形成外延结构带来的漏电以及可靠性风险，同时简化了工艺难度。
外延结构沟道辅助区虚拟孔核心区三维存储器件半导体结构漏电工艺难度光刻去除

[发明专利]用于减少三维存储器件中的半导体插塞中的缺陷的方法-CN201880002086.8在审
发明人：刘藩东;华文宇;何佳;吴林春;蒲月强;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-09 - 公布日： 2019-03-19 - 主分类号： H01L27/11578 文献下载
摘要：公开了具有电介质刻蚀停止层的3D存储器件和用于形成所述3D存储器件的方法的实施例。在示例中，3D存储器件包括衬底、设置在衬底上的电介质刻蚀停止层、设置在电介质刻蚀停止层上并包括多个交错的导体层和电介质层的存储器堆叠层、以及多个存储器串，所述存储器串中的每个存储器串竖直延伸通过存储器堆叠层并包括处于存储器串的底部部分中的选择性外延生长(SEG)插塞。SEG插塞设置在衬底上。
存储器串电介质刻蚀停止层存储器件插塞衬底存储器堆叠层选择性外延生长三维存储器件电介质层竖直延伸导体层半导体交错

[发明专利]提高沟道通孔均一性的三维存储器形成方法-CN201710775876.7有效
发明人：肖莉红;陶谦;胡禺石;程晓恬;许健;杨号号;蒲月强;董金文 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2019-01-01 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供一种提高沟道通孔均一性的三维存储器形成方法，属于半导体技术领域。所述方法包括：提供含有衬底和叠层结构的主体结构，叠层结构形成于衬底上；在叠层结构上形成顶层选择门；在含有顶层选择门的叠层结构上形成沟道通孔，使每个顶层选择门对应预设列的沟道通孔，并将远离顶层选择门的最外侧的两列沟道通孔作为虚拟孔；对虚拟孔依次进行氧化物填充、刻蚀、金属填充工艺，形成栅极线。本发明中的方法，最终形成的各沟道通孔大小均匀，有效的解决了现有的9孔沟道通孔阵列非均一性问题。
提高沟道均一三维存储器形成方法

1
共 15 条