|
|
钻瓜专利网为您找到相关结果 452个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其制造方法-CN202110429921.X在审
-
肖德元
-
长鑫存储技术有限公司
-
2021-04-21
-
2022-10-21
-
H01L27/108
- 本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：基底；位线，位于基底上；半导体通道，位于位线表面，在沿基底指向位线的方向上，半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区，第一掺杂区与位线相接触，且位线与半导体通道具有相同的半导体元素，且位线的电阻率小于第一掺杂区的电阻率；字线，环绕沟道区设置；介质层，位于位线与字线之间，且还位于字线远离基底的一侧；电容结构，位于第二掺杂区远离沟道区的一侧，且电容结构与第二掺杂区相接触。本发明实施例有利于在提高半导体结构的集成密度的同时，降低半导体结构的制造成本。
- 半导体结构及其制造方法
- [发明专利]半导体结构及其制造方法-CN202110429924.3在审
-
肖德元
-
长鑫存储技术有限公司
-
2021-04-21
-
2022-10-21
-
H01L27/108
- 本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：基底，基底内具有金属位线，且基底露出金属位线表面；半导体通道，半导体通道位于金属位线的部分表面，在沿基底指向金属位线的方向上，半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区，第一掺杂区与金属位线相接触；字线，字线环绕沟道区设置；介质层，介质层位于金属位线与字线之间，且还位于字线远离基底的一侧；电容结构，电容结构位于第二掺杂区远离沟道区的一侧，且电容结构与第二掺杂区相接触。本发明实施例有利于提高半导体结构的集成密度，以及降低半导体结构工作时的功耗。
- 半导体结构及其制造方法
- [发明专利]一种晶体管、制备方法及存储器-CN202210755199.3在审
-
肖德元;余泳;邵光速
-
长鑫存储技术有限公司
-
2022-06-28
-
2022-10-18
-
H01L29/08
- 本公开适用于半导体领域，提供了一种晶体管、制备方法及存储器，所述晶体管包括：半导体衬底、位于所述半导体衬底上的硅支柱以及设置在硅支柱周围的栅极；所述栅极接近硅支柱的侧面为第一表面，远离硅支柱的侧面为第二表面，所述第一表面的长度小于第二表面的长度；所述栅极的第一表面的长度小于硅支柱上的沟道区长度。通过调整栅极长度以及源/漏区离子掺杂浓度梯度，使得栅极与沟道区之间部分重叠的长度增长，源/漏区离子掺杂浓度梯度分布平缓，增大带带遂穿的宽度，从而有效的改善沟道与栅极之间的带带遂穿，缓解由L‑BTBT引发的关态漏电，降低器件的GIDL效应，能够提高晶体管及相关存储器的性能。
- 一种晶体管制备方法存储器
- [发明专利]半导体结构及其形成方法-CN202210832052.X在审
-
邵光速;肖德元
-
长鑫存储技术有限公司
-
2022-07-15
-
2022-10-18
-
H01L21/768
- 该发明公开了一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底设有沿第一方向延伸的多个位线隔离沟槽和位于所述位线隔离沟槽内的隔离结构；图形化刻蚀所述基底以形成沿第二方向延伸的多个字线隔离沟槽，所述多个位线沟槽和所述多个所述字线沟槽在所述基底内形成有多个半导体柱；于位于所述字线隔离沟槽下方的所述半导体柱表面形成位线金属层，所述位线金属层围绕所述半导体柱的侧壁。根据本发明实施例的半导体结构的形成方法，能够形成围绕半导体柱侧壁的位线金属层，从而能够提高对沟道的控制，减少泄漏提高载流子迁移率，改善半导体结构的性能。
- 半导体结构及其形成方法
- [发明专利]半导体结构及半导体结构的制备方法-CN202210843726.6在审
-
邵光速;肖德元
-
长鑫存储技术有限公司
-
2022-07-18
-
2022-10-14
-
H01L27/108
- 本公开实施例涉及一种半导体结构及半导体结构的制备方法，半导体结构包括：基底，基底表面具有阵列排布的有源柱，有源柱包括沟道区以及位于沟道区上下两侧的顶部掺杂区以及底部掺杂区；字线，字线沿第一方向延伸，且环绕沿第一方向排布的一行有源柱的沟道区；位线，位线沿第二方向延伸，且与沿第二方向排布的一列有源柱的底部掺杂区电连接，在背离基底表面的方向上，位线在与其连接的相邻有源柱的底部之间具有凹槽；字线隔离结构，字线隔离结构位于相邻的字线之间，字线隔离结构包括：主体和由主体底部延伸出的凸出部，凸出部嵌入于凹槽。本公开实施例有利于改善字线隔离结构容易歪曲或者倾斜的问题。
- 半导体结构制备方法
- [发明专利]半导体结构及其形成方法-CN202210800268.8在审
-
邵光速;肖德元
-
长鑫存储技术有限公司
-
2022-07-08
-
2022-10-14
-
H01L21/8242
- 本申请提供一种半导体结构及其形成方法，形成方法包括：在基底上形成堆叠层，堆叠层包括依次层叠的第一牺牲层、半导体层和第二牺牲层；刻蚀堆叠层至暴露基底，以在堆叠层中形成沿第一方向间隔排布的多个第一开口，第一方向为平行基底表面的方向；沿多个第一开口移除部分第一牺牲层和部分第二牺牲层，以分别在第一牺牲层和第二牺牲层中形成沿第一方向延伸的第一沟槽和第二沟槽，第一沟槽和第二沟槽之间暴露出沿第一方向间隔排布的多个半导体层；在暴露的多个半导体层的表面，形成沿第一方向延伸的第一导电层，第一导电层包围多个半导体层。该方向可以很简便的形成沿第一方向水平延伸的第一导电层。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其制备方法-CN202210756154.8在审
-
蒋懿;肖德元;白卫平;邱云松;邵光速
-
长鑫存储技术有限公司
-
2022-06-30
-
2022-10-04
-
H01L21/768
- 本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供具有第一区域和第二区域的基底，位于第一区域内的基底内具有间隔设置的多个有源柱；在基底上形成第一介质层，第一介质层覆盖多个有源柱；在第一介质层上形成具有第一掩膜图案的第一掩膜层；在第一掩膜层上形成具有第二掩膜图案的第二掩膜层，形成具有第三掩膜开口的第三掩膜层，第三掩膜开口用于暴露出第一区域；以第一掩膜层、第二掩膜层以及第三掩膜层作为掩膜，去除部分第一介质层，以在第一介质层内形成多个接触孔，每个接触孔暴露出一个有源柱的顶面。本公开可以减少掩膜的次数，简化了接触孔的制备工艺，从而降低了半导体结构的制作成本。
- 半导体结构及其制备方法
|
