“罗德尼·E·虎克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果55个，建议您升级VIP下载更多相关专利

[发明专利]检测载入-储存冲突的方法及其装置-CN201010183399.3有效
发明人： 罗德尼·E·虎克;柯林·艾迪 -专利权人：威盛电子股份有限公司
申请日： 2010-05-20 - 公布日： 2010-10-06 - 主分类号： G06F11/00 文献下载
摘要：一种检测装置，以检测微处理器内载入操作与先前储存操作间，均存取同一快取列数据的载入-储存冲突。载入及储存字节屏蔽各自于快取列内指定含有载入及储存操作所指定数据的起始字组。载入及储存操作快取列字组屏蔽各自于快取列内指定含有载入及储存操作所指定数据的字组。若载入及储存操作所指定数据起始于快取列同一字组，组合逻辑电路使用载入及储存字节屏蔽检测载入-储存冲突，若载入及储存操作所指定数据并非起始于该快取列同一字组，则使用载入及储存操作快取列字组屏蔽检测载入-储存冲突。
检测载入储存冲突方法及其装置

[发明专利]非循序执行的微处理器及其操作方法-CN201010185576.1无效
发明人：马修·D·戴;罗德尼·E·虎克 -专利权人：威盛电子股份有限公司
申请日： 2010-05-19 - 公布日： 2010-09-29 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：队列存储器以及暂存器别名表。队列存储器包括多个项目，每个项目用以存放加载指令的指令指针和用来识别储存指令的信息，信息会使得第一加载指令在执行时被要求重新执行。暂存器别名表耦接于队列存储器，用于依据循序排列的多个指令以产生多个相依性，以便判断多个指令何时能够非循序执行，其中暂存器别名表用以在遇到第二加载指令时，判断第二加载指令的指令指针是否符合于队列存储器的项目的一者的指令指针，以及当判断符合时，使得第二加载指令依附于所符合的项目中的信息所识别的储存指令。
循序执行微处理器及其操作方法

[发明专利]微处理器及微处理器的数据快取存取方法-CN201010179807.8有效
发明人： 罗德尼·E·虎克;柯林·艾迪;G·葛兰·亨利 -专利权人：威盛电子股份有限公司
申请日： 2010-05-20 - 公布日： 2010-09-15 - 主分类号： G06F12/08 文献下载
摘要：一种微处理器及微处理器的数据快取存取方法，该微处理器包括第一功能单元、第二功能单元及数据快取，该数据快取包括具有写入端口的数据阵列、具有读取端口与写入端口的修改位阵列及具有读取端口的标签阵列。每一阵列具有对应既定结构。第一功能单元写入数据至数据阵列的快取列，并设定修改位阵列的已修改位，表示数据阵列的该快取列已被修改。第二功能单元从修改位阵列读取该已修改位，以判断该快取列是否已被修改及从标签阵列读取该快取列的部分状态。标签阵列不指示该快取列是否已被修改。第一功能单元更新该快取列的该部分状态所使用的端口不包含于标签阵列中。本发明减少了微处理器内标签阵列的存取量，简化了标签阵列的平面规划。
微处理器数据存取方法

[发明专利]快取存储器系统及其存取方法-CN201010179793.X有效
发明人： 罗德尼·E·虎克;柯林·艾迪;G·葛兰·亨利 -专利权人：威盛电子股份有限公司
申请日： 2010-05-20 - 公布日： 2010-09-15 - 主分类号： G06F12/08 文献下载
摘要：一种快取存储器系统及其存取方法，该快取存储器系统包括第一阵列，配置其每一储存元件以储存一快取列；对应于第一阵列的第二阵列，其每一储存元件被配置用以储存该第一阵列的对应储存元件中的该快取列的第一部分状态；及对应于第一阵列的第三阵列，其每一储存元件被配置用以储存该第一阵列的对应储存元件中的该快取列的第二部分状态。第二部分状态表示该快取列是否已被修改。当修改该快取列时，仅将第二部分状态写入第三阵列的对应储存元件中，但第一部分状态并未写入第二阵列的对应储存元件中。同时读取第一部分状态与第二部分状态，用以决定完整状态。本发明减少了微处理器内标签阵列的存取量，简化了标签阵列的平面规划。
存储器系统及其存取方法

[发明专利]微处理器及缩短分页表寻访时间的方法-CN201010151433.9有效
发明人：柯林·艾迪;罗德尼·E·虎克 -专利权人：威盛电子股份有限公司
申请日： 2010-03-23 - 公布日： 2010-09-15 - 主分类号： G06F12/08 文献下载
摘要：本发明提供一种微处理器，包括一高速缓存、一载入单元以及一预取单元。载入单元用以接收一第一载入请求信号，第一载入请求信号用以显示第一载入请求信号正载入一第一分页表项目。预取单元耦接至载入单元，预取单元用以从载入单元中接收一第一快取线的一物理地址，第一快取线包含第一载入请求信号所指定的第一分页表项目，预取单元还产生一第一请求信号用以预取一第二快取线至高速缓存，其中第二快取线为第一快取线之后的下一条快取线。
微处理器缩短分页寻访时间方法

[发明专利]乱序执行微处理器及提升效能的方法、执行方法-CN201010112024.8有效
发明人：吉拉德·M·卡尔;罗德尼·E·虎克;泰瑞·派克斯 -专利权人：威盛电子股份有限公司
申请日： 2010-02-05 - 公布日： 2010-07-14 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种乱序执行微处理器及提升效能的方法、执行方法，该乱序执行微处理器用以执行指示乱序执行微处理器将一新值载入至乱序执行微处理器的一区段暂存器的一区段暂存器载入指令。该乱序执行微处理器包括一执行单元，该执行单元至少包括一比较器，用以比较新值与区段暂存器的一目前值，当新值不等于目前值时，利用新值重新执行在微处理器中所有以目前值作为一来源运算元且程序顺序较新于区段暂存器载入指令的程序顺序的第一指令，其中该区段暂存器为一x86区段暂存器，且该新值描述一存储器区段。本发明可在一乱序执行超纯量管线微处理器上对效能、成本冲突提供良好的平衡。
执行微处理器提升效能方法

[发明专利]实行推测性页表查找的微处理器及方法-CN200810171069.5有效
发明人：柯林·艾迪;罗德尼·E·虎克 -专利权人：威盛电子股份有限公司
申请日： 2008-11-06 - 公布日： 2009-04-01 - 主分类号： G06F12/10 文献下载
摘要：本发明关于实行推测性页表查找的微处理器及方法。其中该微处理器包含表查找引擎，此表查找引擎决定是否至少有一预定情况存在，其跟一存储存取指令所定义于TLB内遗失实体地址的存储器页的特性有关，当预定情况不存在时，以一乱序方式实行页表查找操作，页表查找操作跟先前于存储器存取指令的未退出程序指令的执行有关，以及当预定情况存在时，则表查找引擎等待直到微处理器退出先前于存储器存取指令的所有程序指令以实行页表查找操作。此预定情况可能包含当页表查找需要载入来自一固定顺序页的信息、更新页映像信息或存取一共享页的情况。
实行推测性页表查找微处理器方法

[发明专利]运算系统及设定运算系统的方法-CN200810169454.6有效
发明人： 罗德尼·E·虎克;柯林·艾迪;G·葛兰·亨利 -专利权人：威盛电子股份有限公司
申请日： 2008-10-22 - 公布日： 2009-03-04 - 主分类号： G06F9/06 文献下载
摘要：一种运算系统，其包括微处理器以接收用以设定该微处理器操作模式的数值。装置驱动器监视正在该微处理器中运作的应用软件中有哪些是在预定的应用软件列表中，并据以动态地将该数值写入该微处理器中以设定其操作模式。该装置驱动器能够设定的操作模式是如下列：数据预先撷取；分支预测；指令高速缓存退出；指令执行暂停；高速缓存大小；重排序缓冲；储存/加载/填充队列；和数据传递及分支目标地址高速缓冲存储器索引相关的杂凑算法；每个计时周期中转换、格式化及发出的指令数量；加载延迟机制；推测页面表格查找；指令合并；乱序执行延伸；非暂时数据暗示的高速缓冲存储器；及对应于指令高速缓冲存储器遗失的L2高速缓冲存储器及处理器总线的串联或并联存取。
运算系统设定方法

[发明专利]微处理器以及宏指令执行方法-CN200810146121.1有效
发明人：吉拉德·M·卡尔;柯林·艾迪;罗德尼·E·虎克 -专利权人：威盛电子股份有限公司
申请日： 2008-08-06 - 公布日： 2008-12-24 - 主分类号： G06F9/30 文献下载
摘要：微处理器包括指令编译器，指令编译器将微处理器的宏架构中的宏指令集的一宏指令转换成恰好的三个微指令以对存储器操作数执行读取/修改/写入运算。第一微指令指示微处理器从存储器位置加载存储器操作数至微处理器内，以及计算存储器位置的目的地址。第二微指令指示微处理器对所加载的存储器操作数执行算术或逻辑运算以产生结果值。第三微指令指示微处理器将结果值写入存储器位置，存储器位置的目的地址是由第一微指令所计算。第一执行单元接收第一微指令以对应地将存储器操作数从存储器位置加载至微处理器内。另外不同的第二执行单元亦接收第一微指令，并且对应地计算存储器位置的目的地址。
微处理器以及指令执行方法

[发明专利]微处理器以及在微处理器中存储数据的方法-CN200810088649.8有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;柯林·艾迪 -专利权人：威盛电子股份有限公司
申请日： 2008-04-10 - 公布日： 2008-09-10 - 主分类号： G06F9/24 文献下载
摘要：一种微处理器，包括用户可存取寄存器组、随机存取存储器与微代码。该随机存取存储器位于该微处理器的非用户可存取地址空间内，其中该随机存取存储器比该用户可存取寄存器组密集，且存取速度比该用户可存取寄存器组慢。该微代码包括多个该微处理器的微指令集的多个微指令。该微指令集包括第一微指令与第二微指令。该第一微指令用以将该用户可存取寄存器组的数据存储至该随机存取存储器。该第二微指令用以将该随机存取存储器的数据加载至该用户可存取寄存器组。
微处理器以及存储数据方法

首页
«上一页
1
2
3
4
共 55 条