“神兆旭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN201710222212.8有效
发明人： 神兆旭;卑多慧 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-04-07 - 公布日： 2021-09-03 - 主分类号： H01L27/092 文献下载
摘要：本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述装置包括：衬底；在衬底上基本垂直的半导体柱；在衬底的表面上与半导体柱的下部接触的第一接触材料层；在第一接触材料层上的第一隔离材料层，第一隔离材料层的上表面低于半导体柱的上表面；在第一隔离材料层上以及半导体柱的侧壁的一部分上的栅极电介质材料层，栅极电介质材料层使得半导体柱的上部露出；以及在第一隔离材料层上的栅极电介质材料层上的栅极堆叠结构，栅极堆叠结构包围半导体柱的侧壁上的栅极电介质材料层的一部分，栅极堆叠结构由内向外依次包括P型功函数调节层、N型功函数调节层和栅极。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201710222205.8有效
发明人： 神兆旭;卑多慧 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-04-07 - 公布日： 2021-07-06 - 主分类号： H01L29/775 文献下载
摘要：本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底结构，衬底结构包括衬底和在衬底上基本垂直的半导体柱；在衬底结构的表面上依次形成第一保护层和第二保护层；对第二保护层进行刻蚀，以使得在衬底之上的第一保护层和在半导体柱的上表面上的第一保护层暴露；去除暴露的第一保护层，以使得衬底的表面和半导体柱的下部暴露；去除剩余的第二保护层；在衬底的表面上形成与半导体柱的下部接触的第一接触材料层。本申请引入了第一保护层和第二保护层，一方面，半导体柱的侧壁上不会形成第一接触材料层，另一方面，第一接触材料层形成在衬底的表面并且与半导体柱的下部接触，从而不会增大源极的串联电阻。
半导体装置及其制造方法

[发明专利]半导体结构及其形成方法-CN201710457810.3有效
发明人： 神兆旭 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-06-16 - 公布日： 2020-11-03 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构，所述栅极结构的顶部表面具有掩膜层；在所述栅极结构两侧的基底内形成口袋区；形成所述口袋区之后，在所述掩膜层上形成第一保护部，所述第一保护部完全覆盖所述掩膜层的顶部表面；形成所述第一保护部之后，在所述栅极结构两侧的基底内和部分口袋区内分别形成源漏掺杂区。所述方法形成的半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201610882481.2有效
发明人： 神兆旭;卑多慧 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-10-09 - 公布日： 2020-09-29 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：在第一纳米线和第二纳米线上形成功函数层；在半导体衬底上形成第一金属栅电极层；去除位于第一纳米线上的部分所述功函数层；在从所述第一金属栅电极层中露出的所述第一纳米线的侧壁上形成硬掩膜层；以所述硬掩膜层为掩膜，回蚀刻去除位于第一纳米线上的部分高度的所述功函数层以及部分第一金属栅电极层；在第一金属栅电极层形成第二金属栅电极层，以形成包围部分第一纳米线的第一金属栅极结构，其包括位于所述第一纳米线部分侧壁上的第一厚度的功函数层，以及位于所述第一厚度的功函数层上方的第二厚度的功函数层，所述第一厚度大于所述第二厚度。
一种半导体器件及其制造方法电子装置

[发明专利]多阈值电压鳍式场效应晶体管及其形成方法-CN201610527902.X有效
发明人： 神兆旭;居建华;俞少峰;刘洋;李永明 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-07-06 - 公布日： 2020-03-10 - 主分类号： H01L21/8238 文献下载
摘要：一种多阈值电压鳍式场效应晶体管及其形成方法，结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异。使得多阈值电压鳍式场效应晶体管的电学性能得到提高。
阈值电压场效应晶体管及其形成方法

[发明专利]半导体装置及其制造方法-CN201610510635.5有效
发明人： 神兆旭 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-07-01 - 公布日： 2020-02-28 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了半导体装置及其制造方法。该方法包括：提供衬底结构，其包括衬底、在衬底上的一个或多个半导体鳍片和在每个鳍片周围的沟槽隔离结构，沟槽隔离结构包括在相应鳍片的纵向两侧的第一和第二沟槽隔离部，和在相应鳍片的纵向两端的第三和第四沟槽隔离部；在衬底结构上形成图案化的第一硬掩模层，其具有开口以露出相应第三和第四沟槽隔离部的上表面；形成第一绝缘物层以填充开口，以形成包括第一绝缘物层及其下的沟槽隔离结构的部分的绝缘部分；去除第一硬掩模层以露出其下的鳍片部分和沟槽隔离结构的上表面；去除绝缘部分的至少一部分和所露出的沟槽隔离结构的一部分，使得第一和第二沟槽隔离部的上表面低于鳍片的上表面。
半导体装置及其制造方法

[发明专利]鳍式场效应晶体管的形成方法-CN201610006672.2有效
发明人：杨晓蕾;李勇;神兆旭 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-01-06 - 公布日： 2019-12-03 - 主分类号： H01L21/336 文献下载
摘要：一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底上具有若干鳍部和位于鳍部顶部的掩膜层，相邻鳍部之间有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽；形成隔离层，隔离层表面与掩膜层表面齐平；对隔离层进行第一回刻蚀；对掩膜层进行刻蚀，暴露出鳍部两端的部分表面；形成第一图形化掩膜层，暴露出鳍部两端表面；刻蚀鳍部，在所述鳍部两端形成圆角；去除第一图形化掩膜层，形成第二图形化掩膜层，覆盖第二凹槽内的隔离层；对隔离层进行第二回刻蚀；去除掩膜层，形成横跨鳍部的栅极以及位于隔离层表面的伪栅极，伪栅极与栅极平行；在栅极和伪栅极的侧壁表面形成侧墙。所述方法可以提高形成的鳍式场效应晶体管的性能。
场效应晶体管形成方法

[发明专利]晶体管的形成方法-CN201610079609.1有效
发明人： 神兆旭 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-02-03 - 公布日： 2019-12-03 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述半导体衬底表面具有介质层和穿透所述介质层的第一凹槽，所述第一凹槽位于第一区域上；在所述第一凹槽的内壁表面依次形成栅介质层、位于栅介质层表面的盖帽层；在所述盖帽层表面形成第一掩膜层，所述第一掩膜层覆盖位于第一凹槽底部的部分盖帽层；以所述第一掩膜层为掩膜，去除位于第一凹槽侧壁上的盖帽层，暴露出第一凹槽侧壁表面的栅介质层表面；去除所述第一掩膜层，形成覆盖所述栅介质层和盖帽层的刻蚀阻挡层；在所述刻蚀阻挡层上形成功函数层；在功函数层上形成填充满第一凹槽的栅极层。上述方法可以提高形成的晶体管的性能。
晶体管形成方法

[发明专利]半导体结构的形成方法-CN201610082716.X有效
发明人： 神兆旭 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-02-05 - 公布日： 2019-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供半导体衬底，表面形成有若干鳍部及其顶部的第一掩膜层，相邻鳍部之间具有第一凹槽和第二凹槽；在第一凹槽、第二凹槽内形成隔离层；使第二凹槽内的隔离层表面低于鳍部顶面；形成第一介质层和位于第一介质层表面的第二介质层；对第二介质层进行平坦化，形成第二掩膜层；以第二掩膜层为掩膜，刻蚀第二介质层和第一掩膜层，形成保护层；去除所述第二掩膜层；以所述保护层为掩膜，刻蚀隔离层，使第一凹槽内的隔离层表面低于第二凹槽内的隔离层表面；形成栅极和伪栅极，所述栅极横跨鳍部，所述伪栅极位于保护层表面。所述方法在未被回刻蚀的隔离层表面形成伪栅极，可以提高在此结构基础上形成的晶体管的性能。
半导体结构形成方法

[发明专利]半导体装置及其制造方法-CN201611066969.4在审
发明人： 神兆旭;居建华;俞少峰;刘洋;李永明 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-11-29 - 公布日： 2018-06-05 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：衬底；位于衬底上的至少一个有源区；覆盖有源区的一部分的层间电介质层，该层间电介质层形成有位于有源区上的凹陷；和在凹陷的底部覆盖有源区的一部分的伪栅极绝缘物层；在该凹陷中形成阻挡层；对半导体结构执行包含硅或碳的离子注入以在层间电介质层中形成损耗减缓区；去除该阻挡层；去除伪栅极绝缘物层以露出有源区的一部分；和在有源区的露出的一部分上形成栅极结构。本发明可以减少对层间电介质层的损耗，因而可以减少栅极高度的损耗，从而有利于半导体器件的制造，改善产品良率。
源区层间电介质层半导体结构凹陷半导体装置绝缘物层伪栅极阻挡层衬底去除半导体技术领域制造半导体器件产品良率电介质层栅极结构对层覆盖离子

[发明专利]一种半导体器件及其制造方法和电子装置-CN201610937675.8在审
发明人： 神兆旭;卑多慧 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-10-24 - 公布日： 2018-05-01 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括提供半导体衬底，在半导体衬底上形成有若干间隔的纳米线；在半导体衬底上形成功函数材料层，其中功函数材料层填充相邻纳米线之间的间隙，且功函数材料层的顶面低于所述纳米线的顶面；在所述功函数材料层上形成分别环绕每个所述纳米线的侧壁的掩膜层，环绕所述第一PMOS区内的所述纳米线的掩膜层具有第一厚度，环绕所述第二PMOS区内的所述纳米线的掩膜层具有第二厚度，所述第一厚度小于所述第二厚度；以所述掩膜层为掩膜，蚀刻所述功函数材料层，以形成环绕每个所述纳米线的功函数层；去除所述掩膜层；在所述半导体衬底上形成金属栅电极层。
一种半导体器件及其制造方法电子装置

[发明专利]鳍式场效应晶体管及其制备方法-CN201610650352.0在审
发明人： 神兆旭;卑多慧 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-08-08 - 公布日： 2018-02-16 - 主分类号： H01L21/336 文献下载
摘要：本发明揭示了一种鳍式场效应晶体管的制备方法，包括提供半导体衬底；在所述半导体衬底上形成多个鳍，所述鳍沿着平行于所述半导体衬底表面的第一方向延伸，所述鳍四周具有浅槽，所述浅槽内填充有电介质层，所述电介质层的上表面低于所述鳍的上表面；在部分所述电介质层的上表面形成阻挡层，所述阻挡层位于所述鳍在所述第一方向的两侧；形成第一栅极，所述第一栅极形成于所述阻挡层上。本发明还提供一种相应的鳍式场效应晶体管。所述鳍式场效应晶体管及其制备方法，可以提高器件的良率以及电性能。
场效应晶体管及其制备方法

[发明专利]一种半导体器件及其制造方法、电子装置-CN201610392515.X在审
发明人： 神兆旭 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-06-03 - 公布日： 2017-12-12 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括提供半导体衬底，在半导体衬底上形成有栅极结构；对半导体衬底实施N型离子注入，以限定后续在半导体衬底中形成的∑状凹槽的面向沟道的侧壁顶点的深度以及所述侧壁顶点到器件沟道的距离；在半导体衬底中形成∑状凹槽。根据本发明，可以精准限定后续在半导体衬底中形成的∑状凹槽的面向沟道的侧壁顶点的深度以及所述侧壁顶点到器件沟道的距离，即可以精准限定侧壁顶点的位置，从而获得更好的沟槽尺寸和轮廓的均一性和一致性，避免所述侧壁顶点位置的波动造成的器件良率的下降。进一步可以获得具有浅的顶点深度和较小的内凹顶点到器件沟道距离的∑状凹槽，以进一步提升器件的性能。
一种半导体器件及其制造方法电子装置

[实用新型]一种半导体测试结构-CN201620195460.9有效
发明人： 神兆旭 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-03-14 - 公布日： 2016-08-10 - 主分类号： H01L23/544 文献下载
摘要：本实用新型提供一种半导体测试结构，所述半导体测试结构包括由多个外延部及多个轻掺杂部依次串联而成的测量电路，且位于所述测量电路两端的两个所述外延部分别连接有一测量电极；其中，所述外延部包括重掺杂外延层及包围所述重掺杂外延层侧壁及底部的非掺杂外延层或轻掺杂外延层；所述外延部的厚度大于所述轻掺杂部的厚度，且所述轻掺杂部靠近所述外延部的上半部分。本实用新型的半导体测试结构可以用于测试晶体管源漏转换区电阻R_transient，从而实现全面监测外延工艺及热处理工艺变化，有利于及时排除故障，提高生产效率。并且本实用新型的半导体测试结构的制作工艺与现有工艺流程完全兼容，不需要使用额外的掩膜版，不会增加制造成本。
一种半导体测试结构

[发明专利]PMOS管的制作方法-CN201110138592.X有效
发明人：刘金华;周地宝;周晓君;神兆旭;王文博 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-05-26 - 公布日： 2012-11-28 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种PMOS管的制作方法，在半导体衬底表面形成凸起结构的第一硬掩膜层，采用外延生长工艺在第一硬掩膜层两侧的半导体衬底之上分别生长漏极SiGe外延层和源极SiGe外延层，接着在漏极SiGe外延层和源极SiGe外延层之上形成第二硬掩膜层，去除第一硬掩膜层后，所形成的开口暴露出半导体衬底，然后采用外延生长工艺在暴露出的半导体衬底之上生长新的半导体衬底，在新的半导体衬底之上形成第一侧壁层和栅极结构。采用本发明公开的方法，能够降低PMOS管的漏电流。
pmos 制作方法

1
2
下一页»
尾页
共 27 条