“祝进专”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体结构及其制造方法-CN202311191701.3在审
发明人：洪繁;谢荣源;林滔天;祝进专;张星池 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-09-15 - 公布日： 2023-10-24 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体结构及其制造方法，所述半导体结构至少包括：半导体衬底，半导体衬底中设置有浅槽隔离结构和阱区；隧道氧化层，设置在半导体衬底上，隧道氧化层覆盖在部分阱区上和部分浅槽隔离结构上；浮栅层，设置在隧道氧化层上；多个隔离沟槽，穿过浮栅层和隧道氧化层，与阱区或浅槽隔离结构的表面接触；隔离层，设置在隔离沟槽内，隔离层连接于阱区或浅槽隔离结构，且隔离层位于相邻的浮栅层之间；隔离氧化层，设置在隔离层和浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及控制栅层，设置在隔离氧化层上。本发明提供的半导体结构及其制造方法，能够防止存储单元之间发生漏电流，提升非易失性存储器的数据保存能力。
一种半导体结构及其制造方法

[发明专利]一种存储器及其制造方法-CN201911326561.X有效
发明人： 祝进专;李庆民;王梦慧 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2019-12-20 - 公布日： 2023-10-24 - 主分类号： H01L29/423 文献下载
摘要：本发明提出一种存储器及其制造方法，包括：衬底；控制栅层，位于所述衬底上；凹形区域，与所述控制栅层相邻；浮栅结构，位于所述凹形区域的衬底上；源极，形成在所述衬底中，位于所述控制栅层远离所述凹形区域的一侧；漏极，形成在所述凹形区域的衬底中。本发明提出的存储器编程时间短。
一种存储器及其制造方法

[发明专利]半导体器件及其制备方法-CN202310714755.7有效
发明人： 祝进专;谢荣源;谢烈翔;葛成海;林滔天 -专利权人：合肥新晶集成电路有限公司
申请日： 2023-06-16 - 公布日： 2023-08-25 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体器件及其制备方法，先在衬底上形成第一接触结构层以及第一开口，然后在第一接触结构层上形成第二接触结构层以及与第一开口连通的第二开口。对第一接触结构层进行刻蚀，将第一开口刻蚀至衬底，以形成接触孔。其中，第二开口的第二宽度大于第一开口的第一宽度，且第一接触结构层的第一高度和第二接触结构层的第二高度之和为接触孔的目标高度，接触孔由两段宽度不同的子接触孔构成，降低了接触孔的高度，增大了开口宽度，从而降低了形成接触孔的过程出现缩孔的可能性，提高了产品良率，进而能够实现图案化接触孔，有助于局部布线，还够避免有源区与导电结构直接导通容易造成漏电、短路等问题，从而提高了接触孔的导电性能。
半导体器件及其制备方法

[发明专利]一种半导体器件及其制作方法-CN202210941301.9有效
发明人：王梦慧;李庆民;陈信全;杨宗凯;祝进专 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-08-08 - 公布日： 2022-11-11 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，属于半导体技术领域。所述制作方法包括：提供一衬底，在所述衬底上形成垫氧化层；在所述衬底内形成多个浅沟槽；在所述浅沟槽底部形成埋层区；在所述浅沟槽内形成第一浅沟槽隔离结构和第二浅沟槽隔离结构，所述第一浅沟槽隔离结构位于半导体器件内，所述第二浅沟槽隔离结构位于相邻所述半导体器件之间；在所述衬底内形成漂移区，且所述漂移区包裹所述第一浅沟槽隔离结构和所述第一浅沟槽隔离结构底部的所述埋层区；在所述衬底内形成阱区；在所述衬底上形成栅极结构；在所述阱区内形成源区；以及在所述漂移区内形成漏区。通过本发明提供的半导体器件及其制作方法，可获得高质量半导体器件。
一种半导体器件及其制作方法

[发明专利]半导体器件制备方法-CN202210643959.1在审
发明人：叶家明;李庆民;林滔天;葛成海;祝进专 -专利权人：合肥新晶集成电路有限公司
申请日： 2022-06-09 - 公布日： 2022-07-08 - 主分类号： H01L21/28 文献下载
摘要：本公开涉及一种半导体器件制备方法。所述半导体器件制备方法，包括以下步骤：提供衬底；采用炉管工艺，在衬底上形成第一栅氧化层；采用热氧化工艺，基于衬底靠近第一栅氧化层的部分，形成第二栅氧化层；其中，第一栅氧化层和第二栅氧化层共同构成栅氧化层。在栅氧化层远离衬底的表面形成栅极。上述半导体器件制备方法中，既保证了可以制备所需的栅氧化层厚度，又保证了衬底表面的栅氧化层具有相当高的质量，进而减小了半导体器件的热载流子效应，使得半导体器件的性能达到最佳化。此外，由于衬底表面的栅氧化层是热氧化工艺制备的，故栅氧化层的均匀性好，有利于提高半导体器件的耐压能力。
半导体器件制备方法

[发明专利]多次可编程存储器及其制备方法-CN202210376476.X有效
发明人：葛成海;李庆民;祝进专;谢烈翔;熊鹏宇 -专利权人：晶芯成（北京）科技有限公司;合肥晶合集成电路股份有限公司
申请日： 2022-04-12 - 公布日： 2022-06-17 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种多次可编程存储器及其制备方法。其中，本发明将部分栅极结构置于第一凹槽中，形成阶梯式的栅极结构，增大了第一阱区与栅极结构的接触面积，缩小电子进入栅极结构的距离，提高器件的编程和擦除效率，降低工作电压，降低器件能耗。且部分栅极结构位于第二凹槽中，则相较于平面式的结构，设置在第二凹槽中的栅极结构与第二阱区的接触面积增大，提高了电容的耦合效率，提高器件的响应速度。此外，第一凹槽和第二凹槽的设置，使得栅极结构呈下沉式结构。则在相同的器件性能下，本发明提供的所述多次可编程存储器的单位面积比将栅极结构设置在平面上的器件面积较小。
多次可编程存储器及其制备方法

[发明专利]一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法-CN202111513776.X有效
发明人：叶家明;葛成海;李庆民;林滔天;祝进专 -专利权人：晶芯成（北京）科技有限公司
申请日： 2021-12-13 - 公布日： 2022-04-26 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法，且所述横向绝缘栅双极型晶体管至少包括：衬底；漂移区，设置在所述衬底上；第一阱区，与所述漂移区并排设置；阶梯浅沟槽隔离结构，设置所述漂移区内，且所述阶梯浅沟槽隔离结构至少包括第一分部和第二分部，所述第一分部设置在所述第二分部上，且所述第一分部的宽度大于所述第二分部的宽度；第一掺杂区，设置在所述漂移区上；第二掺杂区，设置在所述第一阱区上；漏极，设置在所述第一掺杂区上；源极，设置在所述第二掺杂区上；以及栅极，位于所述阶梯浅沟槽隔离结构和所述第一阱区上。通过本发明提供的一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法，可提高晶体管的性能。
一种阶梯沟槽横向绝缘栅双极型晶体管结构制造方法

[发明专利]一种半导体器件的制备方法-CN202011159377.3有效
发明人：谢烈翔;李庆民;林滔天;祝进专 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-10-27 - 公布日： 2021-02-19 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开一种半导体器件的制备方法，其至少包括：在衬底上定义中压元件区域和低压元件区域；在衬底上中压元件区域和低压元件对应的区域分别形成第一栅极氧化层和第二栅极氧化层；在第一栅极氧化层上形成第一栅极，在第二栅极氧化层上形成第二栅极在第一栅极侧壁形成第一侧墙，在第二栅极侧壁形成第二侧墙；在衬底中对第二栅极的两侧进行第一次离子注入，形成第一离子注入区；在第一离子注入区中进行第二次离子注入，形成第二离子注入区；在第一离子注入区中进行第三次离子注入，形成源/漏区。本发明解决了在低压元件和中压元件集成的半导体器件制备过程中，工艺复杂成本高的问题。
一种半导体器件制备方法

[发明专利]SONOS存储器及其制造方法-CN202011159566.0有效
发明人：葛成海;李庆民;林滔天;祝进专 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-10-27 - 公布日： 2021-02-12 - 主分类号： H01L27/11568 文献下载
摘要：本发明提供了一种SONOS存储器及其制造方法，其中所述SONOS存储器的制造方法包括：首先，提供一衬底，且所述衬底上形成有控制栅；其次，刻蚀所述控制栅一侧的所述衬底，形成L型沟槽；然后，在所述L型沟槽上形成ONO介质层，所述ONO介质层包括第一氧化层、氮化硅层以及第二氧化层，所述第一氧化层和所述氮化硅层均为L型结构；最后，通过源漏离子注入工艺在所述控制栅和所述ONO介质层两侧的衬底上形成源极及漏极。通过上述方法制得的SONOS存储器具有更高的电荷存储能力、更低的操作电压以及能够降低源漏极被击穿的可能性。
sonos 存储器及其制造方法

[发明专利]一种半导体结构及其制备方法-CN202010983155.7有效
发明人：葛成海;李庆民;祝进专;谢烈翔 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-09-18 - 公布日： 2021-02-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：基板；第一介电层，位于所述基板上；多个金属结构，间隔位于所述第一介电层上；第二介电层，覆盖在所述多个金属结构的顶面和侧壁，以及所述第一介电层上；介孔层，位于所述第二介电层上；低介电常数区，位于每两个相邻的所述金属结构之间，为所述第二介电层和所述介孔层合围的区域。本发明能有效降低金属间的介电常数，减少寄生电容的产生。
一种半导体结构及其制备方法

[发明专利]半导体结构的制造方法-CN202011019302.5有效
发明人： 祝进专;李庆民;林滔天;王梦慧 -专利权人：南京晶驱集成电路有限公司
申请日： 2020-09-25 - 公布日： 2021-01-29 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体结构的制造方法，包括提供一衬底；在所述衬底上形成至少一层互连层，每个所述互连层均包括导电层以及层间介质层，所述导电层中具有导电层开口，所述层间介质层填充所述导电层开口；至少在其中一层互连层中，所述导电层开口的顶部的宽度小于所述导电层开口的底部的宽度，并且填充在所述导电层开口中的所述层间介质层中形成有空气泡。由于空气据有较低的介电常数，在层间介质层中加入空气泡可以降低其介电常数，改善电阻电容延迟现象。此外，本发明无需增加光罩，工艺简单，成本低。
半导体结构制造方法

[发明专利]扩散型场效应晶体管的形成方法-CN202010043997.4有效
发明人：王梦慧;李庆民;祝进专 -专利权人：合肥晶合集成电路有限公司
申请日： 2020-01-15 - 公布日： 2020-10-16 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种扩散型场效应晶体管的形成方法。包括沟槽隔离结构以及厚度较大的第二氧化层，以实现对器件的耐压性能的双重优化，有利于更大程度的提高扩散型场效应晶体管的击穿电压。以及，通过设置厚度较大的第二氧化层以保障器件的耐压性能，一方面可以实现沟槽隔离结构的尺寸的进一步缩减，从而能够降低晶体管器件的导通电阻；另一方面，还可以增加漂移区的离子掺杂浓度，进而同样可以有效降低晶体管器件的导通电阻，如此，即有利于实现导通电阻与耐压的平衡。
扩散场效应晶体管形成方法

1
共 12 条