“深圳芯能半导体技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果124个，建议您升级VIP下载更多相关专利

[发明专利]高压集成电路及其输出控制电路-CN202010367831.8有效
发明人：曾恺亮;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2020-04-30 - 公布日： 2022-07-29 - 主分类号： H03K19/003 文献下载
摘要：本发明提供一种高压集成电路及其输出控制电路，输出控制电路包括第一信号锁定模块、第二信号锁定模块以及控制信号生成模块，通过在第一信号锁定模块的基础上设置控制信号生成模块和第二信号锁定模块，在故障信号为无效信号且输入信号为高电平信号时，根据控制信号生成模块输出的控制信号和第一信号锁定模块的输出信号生成锁定信号，使输出控制电路的的输出信号持续为第一预设电平信号，避免了高压集成电路从故障状态恢复时，故障信号在输入信号的高电平末端从高电平变为低电平产生尖刺信号造成电路的不稳定的问题。
高压集成电路及其输出控制电路

[发明专利]一种线性稳压电路-CN202210480696.7有效
发明人：曾恺亮;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-05-05 - 公布日： 2022-07-29 - 主分类号： G05F3/26 文献下载
摘要：本发明公开了一种线性稳压电路，涉及集成电路技术领域，包括第一偏置电路、第二偏置电路、主偏置生成电路和第一电压输出电路；第一分支电路上串设有第一开关管和第二开关管，第一开关管连接第一偏置电路；第二开关管的控制端输入偏置电压；第二分支电路上串设有第三开关管、第四开关管和第五开关管，第三开关管的控制端连接第一开关管的输出端和第二开关管的输入端；第四开关管的控制端输入电压控制信号；第五开关管的控制端连接第二偏置电路，第四开关管的输入端电压为第一电压输出电路的输出电压，线性稳压电路有效地提高了输出电压的稳定性。
一种线性稳压电路

[发明专利]一种双沟槽碳化硅MOSFET及其制备方法-CN202210712682.3在审
发明人：杨磊;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-06-22 - 公布日： 2022-07-26 - 主分类号： H01L29/78 文献下载
摘要：本申请属于功率器件技术领域，提供了一种双沟槽碳化硅MOSFET及其制备方法，通过设置结型场效应区呈“U”形，并在结型场效应区的U形槽内形成沟槽介质层，且将第一栅极多晶硅设于沟槽介质层与第一碳化硅P型基区之间，所述第二栅极多晶硅设于沟槽介质层与第二碳化硅P型基区之间，将栅极氧化层设于沟槽介质层与结型场效应区之间，第一栅极多晶硅与第一碳化硅P型基区之间，以及第二栅极多晶硅与第二碳化硅P型基区之间，保障了正向栅极时沟道内的电子电流通道顺畅，并通过U形槽结构增加拐角和底部氧化层的厚度，并结合低K介质材料形成的沟槽介质层，提高U形槽拐角的抗击穿能力，从而提高SiC MOSFET的耐压能力以及可靠性。
一种沟槽碳化硅 mosfet 及其制备方法

[发明专利]一种多沟槽型碳化硅JBS器件及其制备方法-CN202210454383.4有效
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-24 - 公布日： 2022-07-19 - 主分类号： H01L29/872 文献下载
摘要：本发明属于功率器件技术领域，提供了一种多沟槽型碳化硅JBS器件及其制备方法，多沟槽型碳化硅JBS器件包括：碳化硅衬底、碳化硅外延层、肖特基沟槽、注入沟槽、PN结注入掺杂区以及金属层，其中，注入沟槽和肖特基沟槽设置于碳化硅外延层上，肖特基沟槽设于相邻的注入沟槽之间，且注入沟槽的深度大于肖特基沟槽的深度；PN结注入掺杂区设于注入沟槽内，金属层在肖特基沟槽内与碳化硅外延层之间形成肖特基接触，该多沟槽型碳化硅JBS器件在横向尺寸不变的情况下提升肖特基结面积，有效提升了电流密度，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
一种沟槽碳化硅 jbs 器件及其制备方法

[发明专利]一种三重保护栅氧化层的沟槽型碳化硅MOSFET及其制备方法-CN202210404481.7在审
发明人：张益鸣 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-18 - 公布日： 2022-07-12 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种三重保护栅氧化层的沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（12），碳化硅N+衬底（11），碳化硅N‑外延（10），第一P区（61），第一P+区（51），源沟槽（9），第二P区（62），第二P+区（52），栅极区（7），第一P区（61）的侧壁与第二P区（62）的侧壁之间在第一剖面下形成沟道且在第二剖面下不形成沟道。本发明通过一步刻蚀并配合侧壁保护工艺，使得栅氧下半部分的侧壁有侧壁保护层存在的部分仅由N‑层，能够有效形成沟道，无侧壁保护层存在的生成较浅的P，无沟道但同底部的Pwell及P+电气连接，因此所有P+均和源端进行电气连接，单个元胞的沟槽栅氧拥有三重P+保护。
一种三重保护氧化沟槽碳化硅 mosfet 及其制备方法

[发明专利]一种底部保护接地沟槽型碳化硅MOSFET及其制备方法-CN202210401048.8有效
发明人：张益鸣 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-18 - 公布日： 2022-07-12 - 主分类号： H01L21/329 文献下载
摘要：本发明提供了一种底部保护接地沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（11），碳化硅衬底（10），碳化硅N外延（9）；碳化硅N外延（9）内部上方左侧的Pwell区（5）、中侧的沟槽区（12）、右侧的Ppluswell区（6）；绝缘介质隔离层（2）以及源极（1）。本发明包含Pwell，Ppluswell及PBottomPlus，Pwell和Ppluswell在注入缓冲层的作用下可以使Ppluswell保留了较浓且深的掺杂，兼顾Vth调整及耐击穿的调整；选择性同时刻蚀Pwell和Ppluswell区，得到的沟槽两侧分别是Pwell和Ppluswell，沟槽底部一侧保留部分Ppluswell的区域；基于侧壁保护层，对沟槽底部的Ppluswell进行加浓注入，得到浓掺杂且较深的PBottomPlus；沟槽底部保留的Ppluswell与PBottomPlus具有良好电气连接，保证了相邻的PBottomPlus区域可以接地，夹断Pwell和PlusWell间的强电场，保护拐角处的栅氧。
一种底部保护接地沟槽碳化硅 mosfet 及其制备方法

[发明专利]碳化硅肖特基二极管的制造方法-CN202210383943.1有效
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-13 - 公布日： 2022-07-12 - 主分类号： H01L21/329 文献下载
摘要：一种碳化硅肖特基二极管的制造方法，属于半导体技术领域，通过包括外延层和肖特基金属层；外延层上设有依次排列的多个P型区；在外延层上表面沉积有肖特基金属层；P型区为亚微米级；由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
碳化硅肖特基二极管制造方法

[实用新型]-CN202122800119.5有效
发明人： -专利权人： 深圳芯能半导体技术有限公司
申请日： 2021-11-13 - 公布日： 2022-07-08 - 主分类号：文献下载
摘要：

[发明专利]耗尽型晶体管驱动电路及芯片-CN202010244348.0有效
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2020-03-31 - 公布日： 2022-06-28 - 主分类号： H03K17/687 文献下载
摘要：本发明公开一种耗尽型晶体管驱动电路及芯片。该电路中，低压MOS管的漏极与主耗尽型晶体管的源极相连，低压MOS管的源极接地；间接锁定电路与供电端和低压MOS管的栅极相连，用于驱动低压MOS管开启，在主耗尽型晶体管初次开启后锁定低压MOS管处于常开状态；直接驱动电路与供电端、主耗尽型晶体管的栅极和低压MOS管的源极相连，用于直接驱动主耗尽型晶体管的开启或关闭；辅助驱动电路与供电端、直接驱动电路、间接锁定电路以及低压MOS管的源极相连，用于驱动间接锁定电路锁定低压MOS管处于常开状态；在供电端下电后，驱动低压MOS管关闭，控制直接驱动电路对主耗尽型晶体管进行关闭。该电路可以提高低压MOS管的开关速度并保障主耗尽型晶体管的高速开关特性。
耗尽晶体管驱动电路芯片

[发明专利]一种碳化硅MOSFET及其制备方法-CN202210324150.2有效
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-03-30 - 公布日： 2022-06-28 - 主分类号： H01L29/06 文献下载
摘要：本发明属于功率器件技术领域，提供了一种碳化硅MOSFET及其制备方法，通过在第一栅氧化层和第二栅氧化层的两侧分别形成第一阱区和第二阱区，第一阱区中的第一横向阱区与第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，且第一横向阱区的掺杂浓度大于第一纵向阱区的掺杂浓度，第二阱区中的两个第二横向阱区设置于第二纵向阱区两侧，且第二纵向阱区的掺杂浓度大于第二横向阱区的掺杂浓度，从而保证了MOSFET的耗尽长度，确保其完全耗尽，实现了对沟槽拐角处的电场强度的削弱，提升了碳化硅MOSFET的稳定性。
一种碳化硅 mosfet 及其制备方法

[发明专利]碳化硅肖特基二极管的制造方法-CN202210383922.X有效
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-13 - 公布日： 2022-06-28 - 主分类号： H01L21/329 文献下载
摘要：一种碳化硅肖特基二极管的制造方法，属于半导体技术领域，通过包括外延层和肖特基金属层；外延层上设有依次排列的多个P型区；每两个P型区之间设置有第一凹槽；在外延层上表面和第一凹槽中沉积有肖特基金属层；由于第一凹槽中沉积的所述肖特基金属层与所述外延层形成肖特基结，而第一凹槽使得肖特基结的表面积增大，在较小的PN结间距上，实现更大的肖特基结的占比，故减小了正向压降；同时，所述P型区与外延层形成PN结，两个PN结形成夹断电场，使得肖特基结处的电场减弱，故减小了漏电流；即：在降低正向压降的同时减小漏电流。
碳化硅肖特基二极管制造方法

[发明专利]一种沟槽型碳化硅肖特基二极管及其制作方法-CN202210409210.0在审
发明人：张枫;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-19 - 公布日： 2022-05-17 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种沟槽型碳化硅肖特基二极管及其制作方法，该方法包括提供沟槽结构，沟槽结构包括衬底层、外延层、体区层和柱结构、源区层，外延层形成于衬底层的表面，体区层和柱结构形成于外延层的表面，源区层形成于体区层的表面，体区层和柱结构的注入离子类型与源区层的注入离子类型相反；沟槽结构设有一沟槽；在沟槽内生长出栅极氧化层，在栅极氧化层上淀积多晶硅层；在源区层、栅极氧化层、多晶硅层上淀积形成介质层，在所述介质层表面形成源极接触孔和栅极接触孔；在所述介质层表面形成金属层，实现栅极和源极短接；在所述衬底层的下表面上沉积背面金属层，得到低导通压降的碳化硅肖特基二极管，且开关损耗较小。
一种沟槽碳化硅肖特基二极管及其制作方法

[实用新型]直流电机故障检测电路及电力电子设备-CN202120732285.3有效
发明人：王永宽;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2021-04-09 - 公布日： 2022-05-17 - 主分类号： G01R31/34 文献下载
摘要：一种直流电机故障检测电路及电力电子设备，与直流电机连接，直流电机当正常工作时输出馒头波电流，当堵转时输出持续电流；开关电路基于控制信号转接馒头波电流或持续电流；采样电路对馒头波电流进行采样以输出馒头波电压，并对持续电流进行采样以输出持续电压，且当直流电机故障检测电路未接入直流电机时输出低电平的采样电压；放大电路对馒头波电压或者持续电压进行放大，并转接低电平的采样电压；状态检测电路根据放大后的馒头波电压输出第一电平的状态信号，并根据低电平的采样信号或放大后的持续电压输出第二电平的状态信号；由于输出数字量进行报警，对主控芯片要求低，电路简单可靠，元器件成本低，使用方便。
直流电机故障检测电路电力电子设备

[发明专利]碳化硅结势垒肖特基二极管及其制备方法-CN202210373341.8在审
发明人：张益鸣;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2022-04-11 - 公布日： 2022-05-06 - 主分类号： H01L21/329 文献下载
摘要：本申请涉及一种碳化硅结势垒肖特基二极管及其制备方法。其中，碳化硅结势垒肖特基二极管的制备方法包括：提供碳化硅衬底并在碳化硅衬底的上表面形成N型外延层；在N型外延层的上表面形成第一硬掩膜，并在第一硬掩膜上刻蚀出若干等距的第一开口；在第一硬掩膜和N型外延层之上形成第二硬掩膜，第二硬掩膜的厚度小于第一开口的宽度的一半；对第二硬掩膜进行刻蚀，直至暴露N型外延层；向第二开口注入P型离子；清除第一硬掩膜和第二硬掩膜并在N型外延层的上表面形成肖特基金属层。本申请可以摆脱既定的光刻制程和刻蚀线宽的限制，在不增大肖特基接触的前提下，通过进一步减少P型注入区的表面积大小，使得肖特基结在肖特基接触中的面积占比增大。
碳化硅结势垒肖特基二极管及其制备方法

[发明专利]IGBT功率器件的封装工艺-CN202110483268.5有效
发明人：田永革;刘杰 -专利权人： 深圳芯能半导体技术有限公司
申请日： 2021-04-30 - 公布日： 2022-04-08 - 主分类号： H01L21/52 文献下载
摘要：本发明属于电力电子技术领域，尤其涉及一种IGBT功率器件的封装工艺。具体地，该IGBT功率器件的封装工艺包括以下步骤：步骤S10：将多个焊接段焊接端正对于对应的各个焊接区域进行放置；步骤S20：将多个条状连接片的两端分别正对于第一焊接区域和第二焊接区域的相应位置进行放置；步骤S30：通过超声波焊接设备将全部焊接段焊接端与全部条状连接片的焊接端一次性地焊接固定在陶瓷覆铜板的相应位置上。应用本发明提供的IGBT功率器件的封装工艺解决了应用现有设计的封装工艺装配生产IGBT功率器件的生产效率低，无法满足批量生产需求的问题。
igbt 功率器件封装工艺

首页
«上一页
1
2
3
4
5
6
7
8
9
下一页»
尾页
共 124 条