“林洁馨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]一种基于硅直通孔的三维集成系统热解析方法-CN201910815400.0有效
发明人：马奎;杨发顺;王勇勇;林洁馨;傅兴华 -专利权人：贵州大学
申请日： 2019-08-30 - 公布日： 2022-08-12 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种基于硅直通孔的三维集成系统热解析方法，它包括将三维集成系统分解成单个功率元胞，在该功率元胞中，考虑硅通孔横向热阻和纵向热阻的影响，建立分段热阻模型；根据基尔霍夫定律得出包含上下层芯片温度的矩阵方程；根据传热学中热阻表达方式，建立热阻R1～R8的表达式；将热阻R1～R8的表达式代入包含上下层芯片温度的矩阵方程中求解关于温度T的方程组，从而得到三维集成系统中各层芯片的温升情况；解决了现有技术对维集成系统的热解析采用一维热阻模型，它只考虑三维集成系统的纵向传热而没有考虑三维集成系统TSV的横向热阻问题，使得三维集成系统的热可靠性差等问题。
一种基于直通三维集成系统解析方法

[发明专利]一种提升长期存储半导体硅片产品良率的工艺处理方法-CN201711231340.5有效
发明人：唐昭焕;杨发顺;马奎;林洁馨;傅兴华 -专利权人：贵州大学
申请日： 2017-11-29 - 公布日： 2020-06-02 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种提升长期存储半导体硅片产品良率的工艺处理方法，它包括步骤1、喷淋及浸泡：将存储后的半导体硅片进行喷淋及浸泡；步骤2、煮一号液：使用氨水、双氧水和去离子水的混合溶液对浸泡后的半导体硅片进行清洗；步骤3、冲水：对步骤2后的半导体硅片进行冲洗；步骤4、甩干：对冲洗后的半导体硅片进行进行甩干；步骤5、烘培：对甩干后的半导体硅片进行烘干处理；解决了现有技术存在的存储运输后的半导体器件硅片因存储和运输过程中的水汽、颗粒、应力等造成的电参数变化、产品良率下降问题。
一种提升长期存储半导体硅片产品工艺处理方法

[发明专利]一种三维功率VDMOS器件及其集成方法-CN201610624812.2有效
发明人： 林洁馨;傅兴华;马奎;杨发顺 -专利权人：贵州大学
申请日： 2016-08-03 - 公布日： 2019-04-16 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种三维功率VDMOS器件及其集成方法，它包括功率单元和芯片层，所述芯片层有二个以上，每个芯片层上均匀分布有二个以上的功率单元，每个功率单元外围设置有独立的终端，每个功率单元外围设置有层间导电互连的TSV通孔，各个芯片层堆叠在一起形成三维功率VDMOS器件；解决了VDMOS器件采用平面集成工艺存在的器件面积随着电流容量增大而增大，严重影响功率系统的集成度，同时信号延迟时间及互连线功耗比重也将越来越大等技术问题。
一种三维功率 vdmos 器件及其集成方法

[实用新型]一种基于倒阱工艺的功率MOSFET器件-CN201721631220.X有效
发明人：唐昭焕;杨发顺;马奎;林洁馨;傅兴华 -专利权人：贵州大学
申请日： 2017-11-29 - 公布日： 2018-11-23 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的上部二侧为源区；本实用新型一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。
外延层体区功率MOSFET器件功率VDMOS器件本实用新型衬底材料阈值电压平面型覆盖源区

[发明专利]一种基于倒阱工艺的功率MOSFET器件及其制造方法-CN201711231355.1在审
发明人：唐昭焕;杨发顺;马奎;林洁馨;傅兴华 -专利权人：贵州大学
申请日： 2017-11-29 - 公布日： 2018-04-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种基于倒阱工艺的功率MOSFET器件及其制造方法，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的上部二侧为源区；本发明一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。
一种基于工艺功率 mosfet 器件及其制造方法

[发明专利]一种双极型单片三维半导体集成结构及其制备方法-CN201711080125.X在审
发明人：马奎;杨发顺;林洁馨 -专利权人：贵州大学
申请日： 2017-11-06 - 公布日： 2018-02-06 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种双极型单片三维半导体集成结构及其制备方法，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上。在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。解决了现有技术采用平面集成工艺制备的半导体元/器件只能存在于芯片上表面附近几微米到数十微米的范围内、芯片集成度低的问题。同层相邻的器件之间以及不同层器件之间均由反向偏置的PN结进行隔离，工艺成本较低。体内器件和表面器件之间通过硅通孔实现互连，能有效降低互连结构的面积、提高芯片的集成度。
一种双极型单片三维半导体集成结构及其制备方法

[发明专利]一种内嵌式复合散热结构的三维集成功率系统及制备方法-CN201510296250.9有效
发明人：傅兴华;林洁馨;马奎;杨发顺 -专利权人：贵州大学
申请日： 2015-06-03 - 公布日： 2017-03-15 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种内嵌式复合散热结构的三维集成功率系统及制备方法，它包括散热片（1），散热片（1）上方为高压大功率器件层（2），高压大功率器件层（2）上方为低压器件及传感器器件层（3），制备方法包括步骤1、低压器件及传感器器件层（3）制作；步骤2、高压大功率器件层的制作及嵌入芯片层的散热通孔制作；步骤3、高压大功率器件层（2）芯片层堆叠；步骤4、将高压大功率器件层（2）堆叠在散热片（1）上后，将低压器件及传感器器件层（3）堆叠在高压大功率器件层（2）上，形成内嵌式复合散热结构的三维集成功率系统等，本发明解决了三维集成功率系统的散热问题，因此具有集成度高，功率容量更大等优点。
一种内嵌式复合散热结构三维集成功率系统制备方法

[实用新型]一种基于外延技术的三维集成功率半导体-CN201320029728.8有效
发明人：傅兴华;马奎;杨发顺;林洁馨 -专利权人：贵州大学
申请日： 2013-01-21 - 公布日： 2013-10-02 - 主分类号： H01L27/06 文献下载
摘要：本实用新型公开了一种基于外延技术的三维集成功率半导体，集成的大功率器件是VDMOS，集成功率半导体从下至上依次包括重掺杂N型硅片、第一层轻掺杂N型外延层、第二层轻掺杂N型外延层和第三层轻掺杂N型外延层，第二层轻掺杂N型外延层和第三层轻掺杂N型外延层之间包含P_bulk层，P_bulk层上方的第三层轻掺杂N型外延层中包含PBL、P_sink区和N_sink区，第二、三层轻掺杂N型外延层中有填充槽，槽内为填充介质。本实用新型满足横向介质隔离、纵向结隔离，高集成度，低隔离岛之间漏电流。
一种基于外延技术三维集成功率半导体

[实用新型]一种基于键合技术的三维集成功率半导体-CN201220711370.2有效
发明人：傅兴华;马奎;杨发顺;林洁馨 -专利权人：贵州大学
申请日： 2012-12-20 - 公布日： 2013-07-10 - 主分类号： H01L27/12 文献下载
摘要：本实用新型公开了一种基于键合技术的三维集成功率半导体，它包括衬底（1）和隔离槽（5），隔离层（2）位于衬底（1）上，埋层（3）位于隔离层（2）上，工作层（4）位于埋层（3）上，隔离槽（5）位于工作层（4）左右侧，在隔离层（2）上开有网状窗口（6），网状窗口（6）由二氧化硅和多晶硅间隔组成，网状窗口（6）位于隔离层（2）与VDMOS对应的区域；解决了常规工艺制作的功率半导体存在芯片面积大，高压互连和芯片热设计困难以及由于反偏PN结存在漏电流会影响整个电路的功耗等问题。
一种基于技术三维集成功率半导体

[发明专利]一种基于键合技术的三维集成功率半导体及其制作工艺-CN201210559200.1有效
发明人：傅兴华;马奎;杨发顺;林洁馨 -专利权人：贵州大学
申请日： 2012-12-20 - 公布日： 2013-04-10 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种基于键合技术的三维集成功率半导体，它包括衬底（1）和隔离槽（5），隔离层（2）位于衬底（1）上，埋层（3）位于隔离层（2）上，工作层（4）位于埋层（3）上，隔离槽（5）位于工作层（4）左右侧，在隔离层（2）上开有网状窗口（6），网状窗口（6）由SiO2和多晶硅间隔组成，网状窗口（6）位于隔离层（2）与VDMOS对应的区域；工艺步骤包括：硅片选取、轻掺杂硅片抛光氧化及注入、退火氧化、光刻挖槽回填、网状窗口加工、键合以及常规BCD操作过程，解决了常规工艺制作的功率半导体存在芯片面积大，高压互连和芯片热设计困难以及由于反偏PN结存在漏电流会影响整个电路的功耗等问题。
一种基于技术三维集成功率半导体及其制作工艺

[发明专利]一种基于外延技术的三维集成功率半导体及其制作方法-CN201310020817.0有效
发明人：傅兴华;马奎;杨发顺;林洁馨 -专利权人：贵州大学
申请日： 2013-01-21 - 公布日： 2013-04-03 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了一种基于外延技术的三维集成功率半导体及其制作方法，集成的大功率器件是VDMOS，在常规硅基厚外延高压BCD工艺前，加入了制作基底材料的步骤，该步骤以杂质浓度大于19次方数量级的重掺杂N型硅片作为衬底材料，包括三次外延层生长，采用该方法制作的集成功率半导体满足横向介质隔离、纵向结隔离，高集成度，低隔离岛之间漏电流。
一种基于外延技术三维集成功率半导体及其制作方法

[实用新型]高精度低漂移集成电压基准源电路-CN200920315153.X无效
发明人：杨发顺;马奎;丁召;傅兴华;林洁馨 -专利权人：贵州大学
申请日： 2009-11-19 - 公布日： 2010-08-11 - 主分类号： G05F3/30 文献下载
摘要：本实用新型公开了一种高精度低漂移集成电压基准源电路，PTAT电流产生电路(1)与电压提升电路(2)、电流反馈电路(3)连接，电压提升电路(2)与电流反馈电路(3)、过热保护电路(4)、大电流驱动及过流保护电路(5)连接，电流反馈电路(3)与过热保护电路(4)连接，过热保护电路(4)与大电流驱动及过流保护电路(5)连接，大电流驱动及过流保护电路(5)与电源电压分配电路(6)、输出驱动和反接保护电路(7)连接。本实用新型精度高、电源范围宽(4.5～40V)、驱动能力强(100μA～100mA)、电源电压调整率低、温度系数小(10ppm/℃)和保护功能完善，即具有过热保护、过流保护和反接保护。
高精度漂移集成电压基准电路

[发明专利]高精度低漂移集成电压基准源电路-CN200910309518.2有效
发明人：马奎;杨发顺;丁召;傅兴华;林洁馨 -专利权人：贵州大学
申请日： 2009-11-10 - 公布日： 2010-04-21 - 主分类号： G05F3/30 文献下载
摘要：本发明公开了一种高精度低漂移集成电压基准源电路，它包括PTAT产生电路(1)，用于产生PTAT电流；电压提升电路(2)，用于提升PTAT电压，实现了电路的启动隔离；电流反馈电路(3)，用于稳定输出电压，提高其电流的温度稳定性；过热保护电路(4)，用于输出管的过热保护；大电流驱动及过流保护电路(5)，用于调整大负载电流时输出管的输出电压；用于大电流驱动电路中晶体管的过流保护；电源电压分配电路(6)，用于提高输出基准电压的直流电源抑制特性；输出驱动和反接保护电路(7)，用于加强输出基准的驱动能力和电路反接保护。
高精度漂移集成电压基准电路

1
共 13 条