“林佑明”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果153个，建议您升级VIP下载更多相关专利

[发明专利]存储器件和形成存储器件的方法-CN202110126850.6有效
发明人：吕俊颉;杨世海;杨柏峰;林佑明;徐志安;贾汉中;王晨晨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-29 - 公布日： 2023-09-29 - 主分类号： H10B51/30 文献下载
摘要：形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
存储器件形成方法

[发明专利]半导体器件及其形成方法-CN202010150288.6有效
发明人：黄麟淯;王圣璁;张家豪;林天禄;林佑明;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-03-06 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：旨在提供源极/漏极隔离结构的方法和结构，该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后，蚀刻ILD层的设置在掩模层的任一侧上的第一部分，而基本不蚀刻掩模层，以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后，蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]集成电路装置及其形成方法-CN202310311611.7在审
发明人：李雅玲;邱维刚;黄彦杰;蔡瀚霆;林灿;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-28 - 公布日： 2023-08-11 - 主分类号： H10B53/30 文献下载
摘要：一种集成电路装置，包含以不含氯的前驱物所形成的铁电层。根据本公开，铁电层可形成为不含氯。邻近铁电层的结构亦以不含氯的前驱物来形成。邻近的结构中不含氯防止了氯扩散至铁电层之中，以及防止了在与铁电层的界面形成氯复合物。铁电层可用于存储装置中，诸如铁电场效晶体管。铁电层不含氯改善了依时性介电崩溃速率和偏压温度不稳定。
集成电路装置及其形成方法

[发明专利]存储器阵列及其制造方法-CN202110279851.4有效
发明人：杨柏峰;杨世海;吴昭谊;王圣祯;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-16 - 公布日： 2023-08-08 - 主分类号： H10B51/30 文献下载
摘要：公开了包括伪导电线的3D存储器阵列及其形成方法。在实施例中，一种存储器阵列包括在半导体衬底上方的铁电(FE)材料，该FE材料包括与字线接触的竖直侧壁；在FE材料上的氧化物半导体(OS)层，该OS层接触源极线和位线，该FE材料在OS层与字线之间；晶体管，包括FE材料的一部分、字线的一部分、OS层的一部分、源极线的一部分以及位线的一部分；以及晶体管与半导体衬底之间的第一伪字线，该FE材料还包括与第一伪字线接触的第一锥形侧壁。本发明的实施例还涉及存储器阵列及其制造方法。
存储器阵列及其制造方法

[发明专利]半导体器件及其形成方法-CN202010076671.1有效
发明人：蔡俊雄;万幸仁;游国丰;叶明熙;沙哈吉·B.摩尔;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-23 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及半导体器件，该半导体器件包括具有顶面和栅极堆叠件的衬底。栅极堆叠件包括位于衬底上的栅极介电层和位于栅极介电层上的栅电极。半导体器件还包括多间隔件结构。该多间隔件包括形成在栅极堆叠件的侧壁上的第一间隔件、第二间隔件和第三间隔件。第二间隔件包括形成在第一间隔件的侧壁上的第一部分和形成在衬底的顶面上的第二部分。第二间隔件的第二部分在第一方向上具有逐渐减小的厚度。第三间隔件形成在第二间隔件的第二部分上和衬底的顶面上。半导体器件还包括形成在衬底中的源极/漏极区域，并且第三间隔件的部分邻接源极/漏极区域和第二间隔件的第二部分。本发明的实施例还涉及形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]铁电随机存取存储器器件及形成方法-CN202110039606.6有效
发明人：林孟汉;杨柏峰;贾汉中;王圣祯;杨丰诚;杨世海;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-13 - 公布日： 2023-07-04 - 主分类号： H10B51/00 文献下载
摘要：一种形成铁电随机存取存储器(FeRAM)器件的方法，包括：依次在衬底上形成第一层堆叠和第二层堆叠，其中，第一层堆叠和所述第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超过第二层堆叠的横向范围；形成延伸穿过该第一层堆叠和第二层堆叠的沟槽；用铁电材料加衬该沟槽的侧壁和底部；在铁电材料的上方的沟槽中共形地形成沟道材料；用第二介电材料填充该沟槽；在第二介电材料中形成第一开口和第二开口；以及用第二导电材料填充第一开口和第二开口。本发明的实施例还涉及铁电随机存取存储器器件。
随机存取存储器器件形成方法

[发明专利]集成芯片及其形成方法-CN202310116841.8在审
发明人：黄彦杰;林柏廷;廖崧甫;陈海清;杨世海;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-15 - 公布日： 2023-06-20 - 主分类号： H10B51/30 文献下载
摘要：本公开的各种实施例是针对一种集成芯片(IC)及其形成方法，其包括设置于基板中的第一电极结构。第一铁电结构设置于第一电极结构的第一侧。通道结构设置于第一铁电结构的第一侧。通道结构包括多个个别的通道结构以及多个绝缘结构。多个个别的通道结构以及多个绝缘结构交替堆叠。一对源极/漏极(S/D)结构设置于第一铁电结构的第一侧。上述一对S/D结构垂直延伸穿过通道结构，且第一电极结构横向设置于上述一对S/D结构的S/D结构之间。
集成芯片及其形成方法

[发明专利]集成芯片及其形成方法-CN202310064685.5在审
发明人：黄彦杰;林柏廷;廖崧甫;陈海清;杨世海;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-29 - 公布日： 2023-06-06 - 主分类号： H10B51/30 文献下载
摘要：本公开多种实施例直指一种集成芯片(IC)，包括下方栅极电极，设置于介电结构中。第一铁电结构覆盖下方栅极电极。第一浮动电极结构覆盖第一铁电结构。通道结构覆盖第一浮动电极结构。第二浮动电极结构覆盖通道结构。第二铁电结构覆盖第二浮动电极结构。上方栅极电极覆盖第二铁电结构。
集成芯片及其形成方法

[发明专利]场效晶体管装置-CN202210945688.5在审
发明人：黄彦杰;林柏廷;陈海清;廖崧甫;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-08 - 公布日： 2023-03-03 - 主分类号： H01L29/10 文献下载
摘要：本公开提出一种场效晶体管装置。具有经过改善的铁电特性以及装置性能。所公开的FeFET装置包括铁电材料栅极介电层以及金属氧化物半导体体通道层，具有经过改善的铁电特性，例如增加的残留极化、低缺陷还有增加的载子迁移率，用以改善装置性能。
晶体管装置

[发明专利]半导体器件及其制造方法-CN201910904006.4有效
发明人：苏焕杰;林志昌;徐廷鋐;余佳霓;吴伟豪;林佑明;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-24 - 公布日： 2023-01-17 - 主分类号： H01L21/8234 文献下载
摘要：半导体器件包括第一晶体管和第二晶体管。第一晶体管包括：第一源极和第一漏极，分隔开第一距离；第一半导体结构，设置在第一源极和第一漏极之间；第一栅电极，设置在第一半导体结构上方；以及第一介电结构，设置在第一栅电极上方。第一介电结构具有下部和上部，上部设置在下部上方并且比下部宽。第二晶体管包括：第二源极和第二漏极，分隔开第二距离，第二距离大于第一距离；第二半导体结构，设置在第二源极和第二漏极之间；第二栅电极，设置在第二半导体结构上方；以及第二介电结构，设置在第二栅电极上方。第二介电结构和第一介电结构具有不同的材料组分。本发明的实施例还涉及半导体器件的制造方法。
半导体器件及其制造方法

[发明专利]记忆体单元、记忆体装置和其形成方法-CN202210187037.4在审
发明人：杨柏峰;杨世海;林佑明;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-28 - 公布日： 2022-12-27 - 主分类号： H01L27/11507 文献下载
摘要：本公开提供一种记忆体单元、记忆体装置和其形成方法，记忆体单元包括半导体基板上方的薄膜晶体管。薄膜晶体管包括接触字元线的记忆体膜、接触源极线和位元线的氧化物半导体层，以及介于记忆体膜和氧化物半导体层之间的导电特征。记忆体膜设置在氧化物半导体层和字元线之间。介电质材料覆盖源极线、记忆体膜和氧化物半导体层的侧壁。
记忆体单元装置形成方法

[发明专利]存储器结构及其制造与控制方法-CN202210064254.4在审
发明人：吴昭谊;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-20 - 公布日： 2022-12-20 - 主分类号： G11C11/22 文献下载
摘要：本公开的存储器结构包括：包括静态随机存取存储器元件的阵列的第一存储器区；包括单一晶体管‑单一电容器存储器元件的第二存储器区；以及包括铁电场效晶体管存储器元件的第三存储器区。存储器结构还包括至少一资料总线，横越第一、第二与第三存储器区而侧向延伸且经配置以提供第一、第二与第三存储器阵列之间的资料传输。存储器结构还包括形成于存储器结构的半导体材料层的周边电路元件。周边电路元件经配置以控制第一、第二与第三存储器阵列。第二与第三存储器阵列的至少其中一者可为3维存储器阵列。
存储器结构及其制造控制方法

[发明专利]半导体存储器结构及其形成方法-CN202210625244.3在审
发明人：郑智轩;陈介方;王圣祯;沈杰一;贾汉中;朱峯庆;林孟汉;杨丰诚;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-02 - 公布日： 2022-11-15 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种形成半导体存储器结构的方法。所述方法包括在衬底上方形成堆叠件，并且堆叠件包括垂直交替布置的第一介电层和第二介电层。方法还包括形成穿过堆叠件的第一介电柱，以及蚀刻堆叠件以形成第一沟槽。第一介电柱的侧壁暴露于第一沟槽。方法还包括去除第一介电柱以形成贯通孔，去除堆叠件的第二介电层以在第一介电层之间形成间隙，以及在间隙中形成第一导线。本申请的实施例提供了半导体存储器结构及其形成方法。
半导体存储器结构及其形成方法

[实用新型]集成电路-CN202221508861.7有效
发明人：吴昭谊;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-16 - 公布日： 2022-11-15 - 主分类号： H01L27/11585 文献下载
摘要：本实用新型实施例提供一种集成电路，包括背栅极结构、第一缓冲层、存储层、第二缓冲层、导电沟道和源极/漏极区。所述背栅极结构在衬底上。所述第一缓冲层在所述背栅极结构上方，所述第一缓冲层提供第一反铁磁功能。所述存储层在所述第一缓冲层上方。所述第二缓冲层在所述存储层上方，所述第二缓冲层提供第二反铁磁功能。所述导电沟道在所述第二缓冲层上。源极/漏极区，在所述导电沟道上。
集成电路

[发明专利]半导体结构-CN202210529923.0在审
发明人：邱士权;苏焕杰;王培宇;庄正吉;谌俊元;游力蓁;张家豪;林佑明;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-16 - 公布日： 2022-10-04 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构，包括一外延区域，具有前侧及背侧。半导体结构包括一非晶质层，形成于外延区域的背侧，其中非晶质层包括硅。半导体结构包括一第一硅化物层，形成于非晶质层上。半导体结构包括一第一金属接点，形成于第一硅化物层上。
半导体结构

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 153 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top