“方上维”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202310085480.5在审
发明人：曾健庭;萧锦涛;方上维;林俊言;黄圣丰;郑仪侃;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-06-27 - 主分类号： H01L27/088 文献下载
摘要：半导体器件包括位于第一行中的第一单元，其中，第一行在第一方向上延伸，第一单元具有在垂直于第一方向的第二方向上测量的第一单元高度。半导体器件还包括位于第一行中的第二单元，其中，第二单元具有在第二方向上测量的第二单元高度，第二单元高度小于第一单元高度。第二单元包括具有在第二方向上测量的第一宽度的第一有源区域以及具有在第二方向上测量的第二宽度的第二有源区域，其中，第二宽度与第一宽度不同。本申请的实施例还涉及制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]集成电路及其设计系统-CN201811432814.7有效
发明人：萧锦涛;曾健庭;刘逸群;蔡逸群;方上维;杨超源;黄星凯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-28 - 公布日： 2022-10-18 - 主分类号： G06F30/392 文献下载
摘要：本发明的实施例提供了一种集成电路结构，包括：在第一方向上延伸的第一多个单元行，第一多个单元行的每个均具有第一行高度并且包括设置在其中的多个第一单元；以及在第一方向上延伸的第二多个单元行，第二多个单元行的每个均具有与第一行高度不同的第二行高度，并且包括设置在其中的多个第二单元。多个第一单元包括第一多个有源区域，第一多个有源区域的每个均在第一方向上连续地延伸横跨多个第一单元，并且，多个第二单元包括第二多个有源区域，第二多个有源区域的每个均在第一方向上连续地延伸横跨多个第二单元。本发明的实施例还提供了集成电路结构的设计系统。
集成电路及其设计系统

[发明专利]半导体器件及其制造方法-CN202111151085.X在审
发明人：邱德馨;萧锦涛;方上维;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-09-29 - 公布日： 2022-02-11 - 主分类号： H01L29/06 文献下载
摘要：公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；形成在衬底的第一部分上方的第一晶体管，其中第一晶体管包括包含N个纳米片的第一纳米片堆叠；和位于衬底的第二部分上方的第二晶体管，其中第二晶体管包括包含M个纳米片的第二纳米片堆叠，其中N不同于M，其中第一和第二纳米片堆叠形成在彼此垂直偏移的第一和第二衬底区域上。
半导体器件及其制造方法

[发明专利]集成电路结构以及生成集成电路布局图的系统和方法-CN202110518760.1在审
发明人： 方上维;萧锦涛;林威呈;曾健庭;鲁立忠;郑仪侃;王中兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-12 - 公布日： 2021-09-03 - 主分类号： G06F30/392 文献下载
摘要：本发明的实施例提供了集成电路结构以及生成集成电路布局图的系统和方法。生成IC布局图的方法包括沿边界使第一行单元与第二行单元邻接，第一行包括第一和第二有源片，第二行包括第三和第四有源片，有源片沿行方向并具有宽度值。有源片与第一至第四背侧通孔区域重叠，第一有源片宽度值大于第三有源片宽度值，第一背侧通孔区域宽度值大于第三背侧通孔区域宽度值，并且从第一有源片到边界的距离的值小于类金属定义区域的最小间隔规则。由处理器执行使第一行与第二行邻接或使有源片与背侧通孔区域重叠中的至少一个。
集成电路结构以及生成布局系统方法

[发明专利]集成电路-CN202011149703.2在审
发明人：赖柏嘉;方上维;沈孟弘;曾健庭;江庭玮;杨荣展;鲁苏·斯帝芬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-10-23 - 公布日： 2021-08-13 - 主分类号： H01L23/522 文献下载
摘要：揭示了一种集成电路，包括在第一层中设置且在第一方向上延伸的第一导电图案及第二导电图案、在与第一层不同的第二层中设置的至少一个第一导电区段、及在第一层与第二层之间设置的至少一个通孔。在集成电路的输出节点处，至少一个通孔在至少一个第一导电区段与第一导电图案及第二导电图案中的一者或两者之间耦接。至少一个通孔包含锥形形状，此锥形形状具有从第一宽度减小到与第一宽度相比较窄的第二宽度的宽度。至少一个通孔的第一宽度大于第一导电图案及第二导电图案的宽度。
集成电路

[发明专利]检查方法-CN201810940702.6在审
发明人： 方上维;王敬森;张元耀;林伟睿;谢定华;李沛轩;黄郁琁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-17 - 公布日： 2019-07-05 - 主分类号： H01L21/66 文献下载
摘要：本公开部分实施例提供一种当道工艺检查方法。上述检查方法包括沿着两个相反方向，形成多个测试结构在一半导体晶圆上。每一测试结构包括一目标特征以及形成在目标特征上方的一样本特征。沿着上述两个相反方向，测试结构内的目标特征与样本特征间的偏移距离逐渐增加。上述检查方法也包括通过施加一电子束在测试结构上，以产生测试结构的一影像。上述检查方法还包括对影像执行一影像分析，以识别一现在中央位置，现在中央位置呈现有一最小的灰阶值或具有一最大的灰阶值。并且，上述检查方法包括根据现在中央位置计算一重叠误差。
测试结构目标特征检查灰阶电子束半导体晶圆工艺检查偏移距离样本特征影像分析影像执行重叠误差逐渐增加影像施加

[发明专利]具有高迁移率的集成电路元件以及形成集成电路元件的系统-CN201811248613.1在审
发明人：萧锦涛;方上维;曾健庭;杨超源 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-25 - 公布日： 2019-06-04 - 主分类号： H01L27/092 文献下载
摘要：本发明实施例涉及具有高迁移率的集成电路元件以及形成集成电路元件的系统。一种集成电路元件包含：第一鳍片结构，其在第一方向上放置在衬底上；第二鳍片结构，其放置在所述衬底上且在所述第一方向上对准；第三鳍片结构，其放置在所述衬底上且在所述第一方向上对准；第四鳍片结构，其放置在所述衬底上且在所述第一方向上对准；及第一导电线，其在第二方向上对准，其经布置以分别包围所述第一鳍片结构、所述第二鳍片结构、所述第三鳍片结构及所述第四鳍片结构的第一部分、第二部分、第三部分及第四部分。所述第一鳍片结构与所述第二鳍片结构之间的第一距离不同于所述第三鳍片结构与所述第四鳍片结构之间的第二距离。
鳍片结构集成电路元件衬底对准高迁移率导电线包围