“彭若诗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果29个，建议您升级VIP下载更多相关专利

[发明专利]一种氧化镓场效应晶体管及其制备方法-CN202310640409.9有效
发明人：袁俊;徐东;郭飞;彭若诗;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-06-01 - 公布日： 2023-10-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种氧化镓场效应晶体管及其制备方法，属于半导体器件技术领域。该氧化镓场效应晶体管包括依次设置的漏极、氧化镓衬底、耐压层、p基极层、导电层。该氧化镓场效应晶体管的有源区设有多个第一凹槽，至少一个第一凹槽的底部设有高阻层且内部设有栅介质层和栅电极，栅电极表面设有第一层间介质；未设置高阻层的第一凹槽内设有第一p型材料层。过渡区设有一个内部沉积有第二p型材料层的第二凹槽。终端区设有多个内部沉积有第三p型材料层的第三凹槽。有源区的导电层和第一层间介质表面设有源极。该氧化镓场效应晶体管能降低半导体器件表面的电场，减少对栅介质材料厚度的依赖性，并具有耐压效率高、占用面积小的特点。
一种氧化场效应晶体管及其制备方法

[发明专利]一种具有散热结构的超结二极管及其制作方法-CN202310646088.3在审
发明人：袁俊;徐少东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-06-01 - 公布日： 2023-09-22 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种具有散热结构的超结二极管及其制作方法，上述的超结二极管包括衬底、外延层、附着层及多晶金刚石层；外延层设于衬底上；外延层背离衬底的一侧设有多级沟槽，多级沟槽沿第一方向延伸，多级沟槽的内壁覆盖设有附着层，多晶金刚石层沿第一方向延伸填充于多级沟槽内，以构建形成具有散热结构的超结结构。该超结二极管将多晶金刚石镶嵌到二极管内部，不仅能够有利于将器件内部的热量散发，还能形成超结结构，使得垂直方向上的电场从原始梯形分布变成了矩形分布，增大器件耐压值，而且多级沟槽的结构既能保证热量能及时散出，又能减小导通电阻，该结构在具有散热功能的同时，还能缓解正向导通电阻与反向耐压之间的矛盾。
一种具有散热结构二极管及其制作方法

[发明专利]宽禁带半导体沟槽MOSFET器件结构及其制作方法-CN202310691457.0在审
发明人：袁俊;郭飞;王宽;徐少东;彭若诗 -专利权人：湖北九峰山实验室
申请日： 2023-06-11 - 公布日： 2023-09-22 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种宽禁带半导体沟槽MOSFET器件结构及其制作方法，上述的宽禁带半导体沟槽MOSFET器件结构包括：基底、P阱区、源极N+区、P+掩蔽层、N+导流层及栅极；P阱区和源极N+区依次设于基底上；P+掩蔽层设于基底的上部，且被基底包裹；N+导流层沿第一方向设于P+掩蔽层中；栅极沿第一方向嵌设于基底的上部、P阱区和源极N+区，栅极的底部与P+掩蔽层和N+导流层的上端部接触。该宽禁带半导体沟槽MOSFET器件结构具有如下优点：通过在栅极下方构造P+掩蔽层，可以有效降低槽角处的电场；在P+掩蔽层中构造N+导流层，可以进一步扩展电流的通路，降低导通电阻，从而能够有效提高器件性能的稳定性和可靠性。
宽禁带半导体沟槽 mosfet 器件结构及其制作方法

[发明专利]多级沟槽悬浮结器件及其制作方法-CN202310656713.2在审
发明人：王宽;袁俊;郭飞;徐少东;彭若诗;沈晓安 -专利权人：湖北九峰山实验室
申请日： 2023-06-03 - 公布日： 2023-09-05 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种多级沟槽悬浮结器件，所述器件为具有漂移区的垂直器件，所述漂移区中分布有一层或多层悬浮结，所述漂移区中还设置有若干个包括n级子沟槽的多级沟槽，n≥2，所述多级沟槽垂直穿透所述悬浮结，所述多级沟槽与所述漂移区界面有离子注入形成的接地层。本发明的器件在由阻断状态转换为导通状态时，悬浮结有充足的少子进行补充，减小器件的开启时间，并且降低器件的导通损耗。
多级沟槽悬浮器件及其制作方法

[发明专利]一种氧化镓增强型器件及其制作方法-CN202310692146.6在审
发明人：袁俊;徐少东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-06-11 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种氧化镓增强型器件及其制作方法，首先通过外延生长的方式，在氧化镓衬底上依次生长N型氧化镓外延层和P型氧化镓外延层；然后通过光刻的方式，定义电流导通层的长度，接着通过自对准的方式形成源极和沟道长度，随后通过离子注入的方式形成偏置区，最后在器件上表面和下表面分别沉积金属并回火形成欧姆接触，再源极、漏极金属加厚分别形成接触电极，最终构成平面氧化镓增强型器件。本发明解决了氧化镓半导体中无法通过离子注入形成有效P型掺杂而形成P‑well制作MOSFET的技术难题。
一种氧化增强器件及其制作方法

[发明专利]一种沟槽式MOSFET器件及其制备方法-CN202310363367.9在审
发明人：袁俊;郭飞;王宽;徐东;彭若诗 -专利权人：湖北九峰山实验室
申请日： 2023-04-06 - 公布日： 2023-08-15 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及宽禁带半导体器件领域，具体涉及一种沟槽式MOSFET器件及其制备方法。该沟槽式MOSFET器件，至少包括衬底以及设置在衬底上的外延层、栅极沟槽、源极沟槽和漏电极，所述栅极沟槽的正下方设置有p+掩蔽层且所述p+掩蔽层位于所述外延层内部，所述外延层的内部还设置有p+连接层，所述p+掩蔽层通过所述p+连接层和源极接地，且所述p+掩蔽层和所述p+连接层不影响电流的流通。本发明通过在栅极沟槽下方构造p+掩蔽层，同时对p+掩蔽层的接地方式进行改进，不仅可以有效降低槽角处的电场，而且p+掩蔽层在出现浪涌电压的时候，耗尽区可以向两侧扩展，增大导通电阻，抑制浪涌电流。
一种沟槽 mosfet 器件及其制备方法

[发明专利]一种基于相转化制备功率器件氧化镓材料的方法及其应用-CN202310371077.9在审
发明人：袁俊;徐东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-04-09 - 公布日： 2023-08-15 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体器件技术领域，具体涉及一种基于相转化制备功率器件氧化镓材料的方法及其应用。该方法包括以下步骤：在衬底上沉积多晶Ga2O3薄膜，并重掺，作为后续制备器件的衬底材料；通过键合将预设厚度的轻掺β‑Ga2O3薄膜键合在多晶Ga2O3薄膜上，利用β‑Ga2O3的晶格排列为后续的多晶Ga2O3相转变过程做牵引；在预设条件下使多晶Ga2O3转化为β‑Ga2O3，同时修复键合时薄膜界面的损伤；去掉衬底，即完成器件的材料制备。该方法利用氧化镓亚稳相的异构体在一定条件下能被转换为β相异构体的性质，将多晶Ga2O3薄膜转化为高质量的β‑Ga2O3衬底，并消除不同相之间的晶格失配，最终得到能够实现大功率器件所需的低成本高质量β‑Ga2O3薄膜。
一种基于转化制备功率器件氧化材料方法及其应用

[发明专利]一种双沟槽氧化镓场效应晶体管结构及制作方法-CN202310388801.9在审
发明人：袁俊;徐东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-04-09 - 公布日： 2023-08-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种双沟槽氧化镓场效应晶体管结构，包括：氧化镓衬底，位于氧化镓衬底底侧的漏极，位于氧化镓衬底上侧的氧化镓外延层，位于氧化镓外延层上方的源极；氧化镓外延层从下至上由耐压层、pbase层和导电层组成；氧化镓外延层上部设有间隔分布的延伸至耐压层的第一沟槽和第二沟槽；第一沟槽表面沉积有P型氧化物层，P型氧化物层表面沉积有填充第一沟槽的欧姆金属层；第二沟槽底部设有高阻层，第二沟槽表面依次沉积有绝缘层、栅介质层和填充第二沟槽的栅电极；栅电极与源极之间覆盖有层间介质层。本发明降低了器件表面处的电场、减小了器件对栅介质材料厚度的依赖性，同时降低了器件的制造难度。
一种沟槽氧化场效应晶体管结构制作方法

[实用新型]多级沟槽集成肖特基二极管的功率器件-CN202320372944.6有效
发明人：袁俊;徐东;郭飞;王宽;彭若诗;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-03-02 - 公布日： 2023-08-08 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种多级沟槽集成肖特基二极管的功率器件，包括：氧化镓衬底，位于氧化镓衬底上侧的氧化镓外延层，位于氧化镓外延层上方的源极；氧化镓外延层上部设有间隔分布的包括M≥2级子沟槽的多级沟槽和单极沟槽；多级沟槽第一级子沟槽表面覆盖有栅介质层，第二级子沟槽至第M级子沟槽表面覆盖有绝缘介质层；栅介质层和绝缘介质层表面沉积有栅电极，栅电极与源极之间覆盖有层间介质层；单极沟槽内集成有肖特基二极管。本实用新型进一步降低了器件表面处的电场、减小了器件对栅介质材料厚度的依赖性，同时降低了器件正向导通电阻和第三象限导通电阻，提高了氧化镓功率器件的耐压性和可靠性。
多级沟槽集成肖特基二极管功率器件

[发明专利]宽禁带半导体包角沟槽MOSFET器件结构及其制作方法-CN202310432814.1在审
发明人：袁俊;郭飞;徐东;王宽;彭若诗 -专利权人：湖北九峰山实验室
申请日： 2023-04-18 - 公布日： 2023-07-28 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种宽禁带半导体包角沟槽MOSFET器件结构及其制作方法，上述的宽禁带半导体包角沟槽MOSFET器件结构包括：衬底、P阱区、N柱组、源极P+区、源极N+区、栅极、源极及漏极；P阱区设于基底的上表面，N柱组沿第一方向穿设于P阱区，N柱组的下端部与基底的上表面连接；栅极的底部连接于N柱组的上端部，栅极沿第一方向嵌设于P阱区；源极P+区和源极N+区均设于P阱区的上表面，多个源极P+区和多个源极N+依次区间隔布设；源极设于源极P+区和源极N+区的上表面，漏极设于基底的底部。该器件结构能够构造比沟槽更深的P阱区，使P阱区包住槽角，可以降低槽角处的电场，而且N柱组能够抑制浪涌电流，提高了器件性能的稳定性和可靠性。
宽禁带半导体沟槽 mosfet 器件结构及其制作方法

[发明专利]一种双沟槽集成肖特基二极管的功率器件及其制作方法-CN202310344401.8在审
发明人：袁俊;徐东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-03-29 - 公布日： 2023-07-18 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种双沟槽集成肖特基二极管的功率器件，包括：氧化镓衬底，位于氧化镓衬底上侧的氧化镓外延层，氧化镓外延层上部设有间隔分布的单级沟槽和多极沟槽；单级沟槽和多极沟槽的底部设有高阻区；单极沟槽表面依次沉积有栅介质层和栅电极；多级沟槽表面沉积有肖特基金属，肖特基金属与多级沟槽侧壁的氧化镓外延层构成肖特基二极管；肖特基金属表面沉积有延伸至多级沟槽开口附近氧化镓外延层表面的源极；源极和栅电极表面分别沉积有填充多级沟槽和单极沟槽的钝化层。本发明的功率器件单元结构降低了器件表面处的电场、减小了器件对栅介质材料厚度的依赖性，同时降低了器件正向导通电阻和第三象限导通电阻，提高了耐压性和可靠性。
一种沟槽集成肖特基二极管功率器件及其制作方法

[发明专利]宽禁带半导体终端结构及其制作方法-CN202310416732.8在审
发明人：袁俊;郭飞;王宽;徐东;彭若诗 -专利权人：湖北九峰山实验室
申请日： 2023-04-18 - 公布日： 2023-06-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种宽禁带半导体终端结构及其制作方法，上述的终端结构包括基底、N型电场截止层、第一P型埋层、第一N型外延层、P型电荷屏蔽层、P型场限环及场氧介质层；N型电场截止层和第一P型埋层嵌设于基底上，第一N型外延层盖设于第一P型埋层和基底的上表面，P型电荷屏蔽层嵌设于第一N型外延层的第一区域，P型场限环嵌设于N型外延层的第二区域；场氧介质层设于第一N型外延层上，位于第一区域的场氧介质层与P型电荷屏蔽层的上表面接触，以构建形成超结终端区；位于第二区域的场氧介质层填充于P型场限环中，以构建形成辅助场限环终端区。该终端结构能够抵抗外界电荷的干扰、可靠性高，避免出现电场尖峰，提高器件性能的可靠性。
宽禁带半导体终端结构及其制作方法

[发明专利]多级沟槽异质结增强型IGBT器件及制作方法-CN202310180956.3在审
发明人：袁俊;徐东;郭飞;王宽;彭若诗;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-02-24 - 公布日： 2023-06-23 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种多级沟槽异质结增强型IGBT器件，包括：氧化镓衬底和位于所述氧化镓衬底一侧的氧化镓外延层，所述氧化镓衬底另一侧设有第一沟槽，所述第一沟槽为多级沟槽，所述第一沟槽表面沉积有P型氧化物，所述P型氧化物表面沉积有金属层，所述金属层表面沉积有填充所述第一沟槽并覆盖所述氧化镓衬底的集电极，所述氧化镓外延层设置有构成沟槽型绝缘栅双极型晶体管结构的第二沟槽，所述第一沟槽与所述第二沟槽在水平方向上交错排列。本发明的多级沟槽异质结增强型IGBT器件结构能够进一步降低器件表面处的电场、减小器件对栅介质材料厚度的依赖性和改善温度对器件的影响。
多级沟槽异质结增强 igbt 器件制作方法

[发明专利]一种多级沟槽多沟道集成肖特基二极管的MISFET及制作方法-CN202310188232.3在审
发明人：袁俊;徐东;郭飞;王宽;彭若诗;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-02-28 - 公布日： 2023-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种多级沟槽多沟道集成肖特基二极管的MISFET，包括：氧化镓衬底、漏极、氧化镓外延层、源极；氧化镓外延层上部设有包括M≥2级子沟槽的多级沟槽，第一级子沟槽至第M级子沟槽的开口距离依次缩小；多级沟槽之间和多级沟槽底部的氧化镓外延层内设有高阻区，除第M级子沟槽底部之外的高阻区上设有N型低阻区；第M级子沟槽内集成有肖特基二极管；除第M级之外的子沟槽底部和侧壁沉积有栅介质层，栅介质层表面沉积有栅电极，栅电极与源极之间覆盖有层间介质层。本发明降低了器件表面处的电场、减小了器件对栅介质材料厚度的依赖性，同时降低了器件正向导通电阻和第三象限导通电阻，提高了氧化镓MISFET器件的耐压性和可靠性。
一种多级沟槽沟道集成肖特基二极管 misfet 制作方法

[发明专利]一种多级沟槽自保护肖特基二极管器件及制作方法-CN202310313542.3在审
发明人：袁俊;徐东;彭若诗;郭飞;王宽;魏强民;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2023-03-26 - 公布日： 2023-06-02 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种多级沟槽自保护肖特基二极管器件，包括：氧化镓衬底，位于所述氧化镓衬底上侧的氧化镓外延层，所述氧化镓外延层上部设有多级沟槽，所述多级沟槽包括M≥2级子沟槽，第一级子沟槽至第M级子沟槽的开口距离依次缩小，所述氧化镓外延层表面与所述多级沟槽底部设有高阻区，所述多级沟槽表面沉积有肖特基金属，所述肖特基金属与所述氧化镓外延层形成肖特基接触，所述肖特基金属与所述高阻区形成欧姆接触。本发明的肖特基二极管器件具有低表面电场，电导调制效应快，能够制作高耐压、大电流、高可靠性的氧化镓SBD器件。
一种多级沟槽保护肖特基二极管器件制作方法

1
2
下一页»
尾页
共 29 条