“廖远宝”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]一种降低表面电场的抗辐射VDMOS器件制造方法-CN202310555807.0在审
发明人：徐政;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-17 - 公布日： 2023-10-27 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种降低表面电场的抗辐射VDMOS器件制造方法，属于功率开关器件领域。提供包括衬底、缓冲层和外延层的硅晶圆；在进行JFET注入后，两次推结分别形成第一PWELL结和第二PWELL结；第一PWELL结和第二PWELL结位于所述硅晶圆内部；进行源极注入形成源区，并在硅晶圆表面制作栅氧和多晶；制作接触区、金属层间介质；在硅晶圆的正面制作源极金属、在硅晶圆背面淀积漏极金属。本发明通过二次注入和推结，把栅极下方PWELL与JFET结电场峰值由表面推到体内，提高了器件结构的单粒子烧毁和单粒子栅击穿性能。
一种降低表面电场辐射 vdmos 器件制造方法

[发明专利]一种高电流均匀性VDMOS器件的制造方法-CN202310739767.5在审
发明人：唐新宇;洪根深;谢儒彬;张庆东;徐海铭;廖远宝 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-06-21 - 公布日： 2023-10-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种高电流均匀性VDMOS器件的制造方法，属于半导体功率器件领域。在外延材料上生长栅氧化层，淀积多晶硅栅；光刻后对多晶硅栅和栅氧化层进行刻蚀，做出合适的图形；进行离子注入并退火形成阱、源极区；在表面依次生长氧化层、淀积氮化硅、TEOS；进行SPACER腐蚀，以氮化硅作为停止层形成侧墙，并将接触孔底部露出的氮化硅腐蚀去除；在表面形成介质层，通过光刻和腐蚀工艺，做源极和阱区的接触孔；溅射金属并利用光刻腐蚀做出源极和栅极引出。本发明利用SPACER腐蚀，形成左右两边对称的侧墙结构，以此来定义接触孔的位置，保证接触孔能对称覆盖两侧的源极区域，避免光刻精度不足引起的接触孔左右偏移，从而优化了VDMOS器件的电流均匀性和可靠性。
一种电流均匀 vdmos 器件制造方法

[发明专利]一种高密度trench型MOSFET的制造方法-CN202310582828.1在审
发明人： 廖远宝;徐政;徐海铭;唐新宇;张庆东 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-23 - 公布日： 2023-08-08 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种高密度trench型MOSFET的制造方法，属于半导体功率器件领域。在沟槽前先实现阱区注入，沟槽刻蚀的硬掩蔽层采用外延硅‑氧化硅‑氮化硅结构，此膜层结构一直保留至多晶刻蚀；多晶刻蚀后对硬掩膜层中第二氧化硅层和第一氮化硅层进行SPACER刻蚀处理，在多晶两侧形成SPACER侧墙；介质孔腐蚀后，在孔打开区域形成氮化硅硬掩蔽层，实现硅孔自对准腐蚀，保证硅孔始终处于沟槽与沟槽之间的中心位置。本发明通过优化工艺步骤和工艺流程加工顺序，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效提升产品可靠性。
一种高密度 trench mosfet 制造方法

[发明专利]一种SGT型MOSFET的制造方法-CN202310688194.8在审
发明人： 廖远宝;洪根深;谢儒彬;张庆东;徐海铭;徐政;唐新宇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-06-12 - 公布日： 2023-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种SGT型MOSFET的制造方法，属于半导体功率器件领域。本发明针对SGT性栅源两层多晶采用上下结构的组合方式，SGT型MOSFET器件主要分为两个部分，上半部分为场氧和源极多晶的形成；下半部分为栅氧化层和栅多晶。这两个部分需要用氧化层进行隔离。本发明的方法利用氮化硅侧墙效应，打开源极多晶顶部实现氧化隔离，有效降低导通电阻和栅漏电容，提升器件产品的性能，并且降低工艺成本和工艺难度，制造出高性能SGT型MOSFET产品。
一种 sgt mosfet 制造方法

[发明专利]基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法-CN202310598091.2在审
发明人：徐政;吴素贞;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-25 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，属于功率开关器件领域。首先提供硅晶圆材料，通过P+注入形成P+低阻；接着在P+低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽；然后制作接触孔和硅孔结构；最后在形成硅孔之后实施P++注入，最后制作金属结构。本发明针对抗辐射VDMOS器件的多晶互连线结构做出改进优化，使用多晶硅化物代替多晶，把多晶硅化物互连线条宽减小到多晶互连线条宽的0.1倍，减小了单粒子穿过器件时的硅表面电压，实现VDMOS器件的单粒子加固。
基于多晶硅化物连线粒子辐射 vdmos 器件制造方法

[发明专利]一种抗单粒子辐射VDMOS器件终端的制造方法-CN202310727751.2在审
发明人：徐政;吴素贞;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-06-20 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种抗单粒子辐射VDMOS器件终端的制造方法，属于半导体器件领域，包括如下步骤：提供包括n+硅衬底和n‑外延层的硅晶圆；在n‑外延层中形成P‑场限环；在n‑外延层中形成N‑截止环；在P‑场限环中形成P+收集环；依次淀积SiO2和多晶并进行多晶刻蚀形成多晶场板；再淀积SiO2，刻蚀形成多晶接触孔和硅接触孔；继续刻蚀多晶场板及单晶硅衬底形成硅凹槽；在正面淀积正面金属并进行刻蚀形成金属场板；在n+硅衬底的背面淀积背面金属形成漏极。本发明提高了VDMOS终端场限环收集空穴的能力，实现了终端单粒子加固，可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造，在辐射环境中实现高效电力电子转换。
一种粒子辐射 vdmos 器件终端制造方法

[发明专利]一种提升MOSFET抗单粒子烧毁的方法-CN202310392498.X在审
发明人： 廖远宝;唐新宇;徐政;徐海铭;张庆东 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-04-13 - 公布日： 2023-06-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开一种提升MOSFET抗单粒子烧毁的方法，属于半导体功率器件领域；利用底部局部氧化，加厚trench底部氧化层，以提升抗单粒子栅穿能力；阱注入工艺在栅氧工艺前作业，并利用trench侧壁牺牲氧化工艺来达到推结目的；栅氧工艺采用低温湿氧工艺，保证trench型MOSFET抗总剂量特性；多晶工艺前保留沟槽刻蚀的硬掩蔽层，实现多晶表面和硅表面具有一定高度差；通过N+光刻和腐蚀工艺去除元胞区域沟槽硬掩蔽层的二氧化硅和氮化硅层，实现硅表面和栅多晶面的高度差。本发明通过优化工艺步骤和工艺流程加工顺序，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，有效提升产品抗单粒子烧毁能力，改善产品性能，更好的适用于太空宇航环境。
一种提升 mosfet 粒子烧毁方法

[发明专利]一种提升trench型MOSFET抗单粒子烧毁的制造方法-CN202211557117.0在审
发明人： 廖远宝;徐海铭;唐新宇;徐政 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-12-06 - 公布日： 2023-05-30 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种提升trench型MOSFET抗单粒子烧毁的制造方法，属于半导体功率器件领域。在抗辐射trench型MOSFET结构中，制造出元胞区域深孔接触，把P型杂质注入深孔底部，在发生单粒子事件中更好的收集空穴，增强器件的抗单粒子烧毁能力。本发明通过增加部分工艺步骤，修改部分工艺流程加工顺序，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效提升产品抗单粒子烧毁能力，改善产品性能，使之更好的适用于太空宇航环境。本发明的方法可以在不增加光刻层次和优化部分工艺的基础上，失效元胞区域体接触深孔，多晶栅位置孔深度保持不变。
一种提升 trench mosfet 粒子烧毁制造方法

[发明专利]一种应用在激光模拟单粒子的抗辐射MOSFET设计方法-CN202211704952.2在审
发明人：徐海铭;廖远宝;唐新宇;徐政;张庆东;谢儒彬;洪根深 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-12-29 - 公布日： 2023-05-12 - 主分类号： H01L29/08 文献下载
摘要：本发明公开一种应用在激光模拟单粒子的抗辐射MOSFET设计方法，属于抗辐射MOSFET领域。在衬底Si上设计两个Pwell体区；分别在两个Pwell体区中制作N+源端；制作多晶控制栅端位于两个Pwell体区之间；在N+源端的两端制作P+体接触端；制作接触孔CT同时覆盖部分N+源端和部分P+体接触端；设计两个金属层，覆盖接触孔CT。本发明进行激光模拟单粒子的抗辐射MOSFET设计后，激光可以直接通过抗辐射MOSFET功率器件上方垂直或任意角度入射，完成激光模拟单粒子实验，更准确的模拟单粒子效应，消除了通过器件下方Si厚外延层或者器件上方厚金属层带来的单粒子效应不准确性。
一种应用激光模拟粒子辐射 mosfet 设计方法

[发明专利]一种提升MOSFET抗单粒子栅穿的制造方法-CN202211297164.6在审
发明人： 廖远宝;徐海铭;唐新宇;徐政;胡高康 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-10-21 - 公布日： 2022-12-23 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种提升MOSFET抗单粒子栅穿的制造方法，属于半导体功率器件领域。本发明新结构为MOSFET元胞区域，对于器件的终端耐压部分，直接参考常规产品做好场限环结构以及相应的场版结构。本发明提出在平面型MOSFET基础上，利用沟槽结构，旨在消除平面型MOSFET产品中抗单粒子栅穿的薄弱区域，提升器件抗辐射性能，从而更好的使之适应于宇航环境。本发明相比较平面型MOSFET器件，仅增加沟槽工艺，在工艺难度和制造成本增加有限的情况下，可以有效提升MOSFET产品抗单粒子栅穿能力，改善产品性能。
一种提升 mosfet 粒子制造方法

[发明专利]一种提升trench型MOSFET抗单粒子栅穿的方法-CN202210847227.4在审
发明人： 廖远宝;彭时秋;王涛;徐海铭;唐新宇;徐政;吴建伟 -专利权人：无锡中微晶园电子有限公司
申请日： 2022-07-19 - 公布日： 2022-10-25 - 主分类号： H01L21/28 文献下载
摘要：本发明公开一种提升trench型MOSFET抗单粒子栅穿的方法，属于半导体功率器件领域。本发明在trench型抗辐射MOSFET工艺基础上，在trench结构的底部利用多晶氧化实现底部氧化层加厚，其厚度为通过增加部分工艺步骤，修改部分工艺流程加工顺序，无需增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效提升产品抗单粒子栅穿能力，改善产品性能，使之更好的适用于太空宇航环境。
一种提升 trench mosfet 粒子方法

[发明专利]一种半导体器件及其制造方法-CN201810403638.8有效
发明人： 廖远宝 -专利权人：无锡华润上华科技有限公司
申请日： 2018-04-28 - 公布日： 2022-10-14 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件的制造方法和半导体器件，采用沟槽终端环结构代替场氧进行终端保护环设置，从而静电保护结构可以设置在厚度减少的介电层上，取代静电保护结构搭载场氧设置的形式，减少了静电保护结构顶部与外延层之间的高度差，避免了在形成包括金属插塞和金属层的互连结构的过程中，对形成在静电保护结构上的层间介电层的损伤，从而提高了产品参数和性能的可靠性。
一种半导体器件及其制造方法

[发明专利]一种降低抗辐射条形栅MOSFET击穿漏电电流的方法-CN202210831065.5在审
发明人：徐海铭;王涛;彭时秋;廖远宝;唐新宇;徐政;吴建伟 -专利权人：无锡中微晶园电子有限公司
申请日： 2022-07-15 - 公布日： 2022-09-27 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种降低抗辐射条形栅MOSFET击穿漏电电流的方法，属于MOSFET制备领域，提供衬底，在其表面形成外延层；制作hardmask自对准层形貌；制作P阱和N+源接触端；进行低温湿氧氧化SiO2生长；进行多晶硅的光刻和腐蚀，形成多晶栅控制端；进行P+体接触端和金属光刻和腐蚀，最终形成MOSFET。本发明对抗辐射条形栅MOSFET的击穿漏电问题进行hardmask自对准层哑铃图形设计与制造处理，形成哑铃图形，进行自对准P阱和N+源接触端工艺，实现P阱对N+源接触端全方位包围，消除了源漏之间的击穿漏电问题。
一种降低辐射条形 mosfet 击穿漏电电流方法

[发明专利]半导体器件制备方法-CN201811478102.9有效
发明人： 廖远宝 -专利权人：无锡华润上华科技有限公司
申请日： 2018-12-05 - 公布日： 2022-09-09 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及一种半导体器件制备方法，包括：提供包括原胞区和非原胞区的半导体衬底，在非原胞区的半导体衬底上依次形成隔离介质层和具有第一导电类型掺杂的半导体层；以半导体层和隔离介质层为掩膜进行第一导电类型阱注入，在原胞区形成阱区；在阱区内形成工作结构，在半导体层内形成保护结构；在工作结构和保护结构上形成层间介质层，并在层间介质层内形成接触孔，在层间介质层上形成与接触孔连接的金属互连层，通过金属互连层和接触孔连接工作结构和保护结构。通过利用半导体层和隔离介质层作为掩膜进行自对准阱注入，可以降低保护结构的厚度，从而增加保护结构上方层间介质层的厚度，增强保护结构上方层间介质层的隔离作用。
半导体器件制备方法

[发明专利]半导体器件的制备方法-CN201910352401.6有效
发明人： 廖远宝 -专利权人：无锡华润上华科技有限公司
申请日： 2019-04-29 - 公布日： 2022-09-09 - 主分类号： H01L23/48 文献下载
摘要：本发明涉及一种半导体器件的制备方法，包括：提供包括原胞区和非原胞区的半导体衬底；在非原胞区上形成第一场氧和第二场氧，且两者之间具有间隙，在两个场氧及间隙上形成半导体层；对原胞区进行阱注入形成阱区；在原胞区内形成工作结构，在非原胞区上形成保护结构；在工作结构和保护结构上形成层间介质层，并在工作结构、第一场氧和第二场氧上方的层间介质层内形成接触孔，在层间介质层上形成与接触孔连接的金属互连层，通过金属互连层和接触孔连接工作结构和保护结构。通过第一场氧和第二场氧可以使得金属互连打开区域处于两个场氧之间的间隙上方区域，且由于该区域与原胞区的高度差仅为半导体层高度，因而可以降低半导体层被损坏的风险。
半导体器件制备方法

1
2
下一页»
尾页
共 26 条