“寺井真之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201810246904.0有效
发明人： 寺井真之 -专利权人：三星电子株式会社
申请日： 2018-03-23 - 公布日： 2023-09-12 - 主分类号： H10B63/10 文献下载
摘要：本发明提供了一种半导体器件。半导体器件包括设置在衬底上、并在第一方向上延伸的第一导线；设置在第一导线上方并在第一方向上延伸的第二导线；以及设置在第一导线与第二导线之间并且串联连接的第一数据存储结构和第一选择器结构。第一数据存储结构包括第一下部数据存储电极、第一数据存储图案和第一上部数据存储电极。第一下部数据存储电极包括面向第一上部数据存储电极并与第一上部数据存储电极竖直对齐的第一部分。第一数据存储图案包括背对彼此的第一侧表面和第二侧表面。第一上部数据存储电极和第一下部数据存储电极的第一部分被设置为与第一数据存储图案的第二侧表面相比更靠近第一数据存储图案的第一侧表面。
半导体器件

[发明专利]可变电阻存储器件-CN201910887355.X有效
发明人：赵贞贤;郑有真;寺井真之;尹镇灿 -专利权人：三星电子株式会社
申请日： 2019-09-19 - 公布日： 2023-08-15 - 主分类号： H10B63/00 文献下载
摘要：一种可变电阻存储器件包括：衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和存储单元，所述存储单元在所述核心区域上设置在所述第一导线和所述第二导线之间。所述存储单元包括设置在所述近区域上的近存储单元和设置在所述远区域上的远存储单元，其中，所述近存储单元的电阻或阈值电压不同于所述远存储单元的电阻或阈值电压。
可变电阻存储器件

[发明专利]可变电阻存储器件及其制造方法-CN201710085743.7有效
发明人： 寺井真之;姜大焕;高宽协 -专利权人：三星电子株式会社
申请日： 2017-02-17 - 公布日： 2023-04-07 - 主分类号： H10B61/00 文献下载
摘要：本发明提供了可变电阻存储器件及其制造方法。该可变电阻存储器件包括：在基板上沿第一方向设置的第一导电线，每条第一导电线在交叉第一方向的第二方向上延伸，并且第一方向和第二方向平行于基板的顶表面；在第一导电线上方沿第二方向设置的第二导电线，每条第二导电线在第一方向上延伸；在第一导电线和第二导电线之间的存储单元，所述存储单元处于在基本上垂直于基板的顶表面的第三方向上交叠第一和第二导电线的每个区域中，并且所述存储单元包括可变电阻图案；以及在第一导电线和第二导电线之间的绝缘层结构，所述绝缘层结构覆盖存储单元并包括在第三方向上既不交叠第一导电线也不交叠第二导电线的区域的至少一部分中的空气间隙。
可变电阻存储器件及其制造方法

[发明专利]存储器装置及其制造方法-CN201610890686.5有效
发明人： 寺井真之 -专利权人：三星电子株式会社
申请日： 2016-10-12 - 公布日： 2022-04-19 - 主分类号： H01L27/24 文献下载
摘要：本发明提供了一种存储器装置及其制造方法、以及半导体装置，该半导体装置包括：第一存储器单元、位线和第二存储器单元。第一存储器单元具有第一堆叠结构，该第一堆叠结构包括第一加热器电极与第一双向阈值开关装置之间的第一存储器层。位线位于第一存储器单元上。第二存储器单元位于位线上，并且具有第二堆叠结构，该第二堆叠结构包括第二双向阈值开关装置与第二加热器电极之间的第二存储器层。第一堆叠结构和第二堆叠结构相对于位线对称。
存储器装置及其制造方法

[发明专利]存储器件及制造其的方法-CN201710946253.1有效
发明人： 寺井真之 -专利权人：三星电子株式会社
申请日： 2017-10-12 - 公布日： 2021-12-21 - 主分类号： H01L27/11568 文献下载
摘要：一种存储器件的存储单元柱包括具有基部(腿)和鳍部(出头部分)的加热电极、以及在第一导电线与加热电极之间的选择器件。选择器件的侧表面和鳍部的侧表面沿第一直线延伸。一种制造存储器件的方法包括形成穿过包括初始选择器件层和初始电极层的堆叠结构的多个第一绝缘壁、形成多个自对准的初始加热电极层、形成每个在所述多个第一绝缘壁中的两个之间的多个第二绝缘壁、以及在沿着交叉所述多个第一绝缘壁的方向延伸的多个孔中形成多个第三绝缘壁。
存储器件制造方法

[发明专利]存储器件-CN201710092603.2有效
发明人： 寺井真之;高宽协;姜大焕 -专利权人：三星电子株式会社
申请日： 2017-02-21 - 公布日： 2021-05-04 - 主分类号： H01L27/24 文献下载
摘要：本公开涉及存储器件。一种存储器件可以包括：衬底；第一导线，其在衬底上并且在第一方向上延伸；第二导线，其在第一导线上方并且在交叉第一方向的第二方向上延伸；第三导线，其在第二导线上方并且在第一方向上延伸；第一存储单元，其在第一导线和第二导线的交点处并且包括第一选择元件层和第一可变电阻层；以及第二存储单元，其在第二导线和第三导线的交点处并且包括第二选择元件层和第二可变电阻层。第一选择元件层在垂直于第一和第二方向的第三方向上的第一高度不同于第二选择元件层在第三方向上的第二高度。
存储器件

[发明专利]制造存储器装置的方法-CN201910603772.7在审
发明人：曹正铉;金梥坨;寺井真之 -专利权人：三星电子株式会社
申请日： 2019-07-05 - 公布日： 2020-03-17 - 主分类号： H01L43/12 文献下载
摘要：提供了一种制造存储器装置的方法，该方法包括：在基底上形成晶体管；形成覆盖晶体管的下层间绝缘层；在下层间绝缘层上形成氢供应层；在氢供应层上形成氢阻挡层；对晶体管、下层间绝缘层和氢供应层进行退火；在对晶体管、下层间绝缘层和氢供应层进行退火之后，在氢阻挡层上形成存储器单元；以及形成围绕存储器单元的上层间绝缘层。
制造存储器装置方法

[发明专利]电阻变化存储器及电阻变化器件的成形方法-CN201310240843.4有效
发明人：阪口智则;寺井真之;八高公一 -专利权人：瑞萨电子株式会社
申请日： 2013-06-18 - 公布日： 2018-04-24 - 主分类号： G11C16/02 文献下载
摘要：本公开涉及电阻变化存储器及电阻变化器件的成形方法。电阻变化存储器具有电阻变化器件以及用于控制对电阻变化器件的电压施加的控制电路。电阻变化器件具有第一电极、第二电极以及置于第一电极与第二电极之间的电阻变化层。第二电极的材料包括选自W、Ti、Ta及它们的氮化物中的一种材料。在电阻变化器件的成形期间，控制电路接续第一成形处理执行第二成形处理。第一成形处理包括施加电压使得第一电极的电位高于第二电极的电位。第二成形处理包括施加电压使得第二电极的电位高于第一电极的电位。
电阻变化存储器器件成形方法

[发明专利]半导体存储器件及其制造方法、半导体器件-CN201210363802.X有效
发明人：松平将治;寺井真之 -专利权人：瑞萨电子株式会社
申请日： 2012-09-26 - 公布日： 2013-04-03 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种半导体存储器件及其制造方法、半导体器件。在将DRAM和ReRAM安装在一起的情况下，降低了其制造成本，同时保持了电容元件和可变电阻元件的性能。一种半导体存储器件，包括可变电阻元件和电容元件。该可变电阻元件具有第一深度的柱型MIM结构，并且设计为可变电阻型存储器。电容元件具有比第一深度深的第二深度的柱型MIM结构，并且设计为DRAM。
半导体存储器件及其制造方法半导体器件

[发明专利]电阻变化型非易失性存储器件及其操作方法、半导体器件-CN201210339422.2有效
发明人： 寺井真之 -专利权人：瑞萨电子株式会社
申请日： 2012-09-13 - 公布日： 2013-03-27 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及电阻变化型非易失性存储器件及其操作方法、半导体器件。提出一种电阻变化型非易失性存储器件，其能够执行低压和高速切换行为，同时抑制变化。该电阻变化型非易失性存储器件具备第一电极；设置在第一电极上的电阻变化部；以及设置在电阻变化部上的第二电极。电阻变化部具备设置在第一电极上并通过施加的电压经历电阻变化的电阻变化层以及设置在电阻变化层上并形成细丝的稳定层。电阻变化层和稳定层由彼此不同的金属氧化物制成。电阻变化层的氧化物形成能高于稳定层的氧化物形成能。电阻变化层具有如下膜厚，使得允许电阻变化部在断开状态下的电阻处于由该膜厚确定的范围内。
电阻变化非易失性存储器及其操作方法半导体器件

[发明专利]半导体器件和控制半导体器件的方法-CN201210021853.4有效
发明人：西藤哲史;寺井真之 -专利权人：瑞萨电子株式会社
申请日： 2012-01-31 - 公布日： 2012-08-01 - 主分类号： G11C11/56 文献下载
摘要：提供了一种半导体器件和控制半导体器件的方法。其中半导体器件包括：存储单元，其具有可变电阻器件；以及控制单元，其控制向所述存储单元施加的电压，其中，所述可变电阻器件包括包含第一金属材料的下电极、包含第二金属材料的上电极和包含氧的绝缘膜，所述第一金属材料具有比所述第二金属材料高的标准化氧化物形成能，并且所述控制单元在增大所述绝缘膜的电阻值的操作和减小其所述电阻值的操作时，向所述上电极施加正电压，并且在读出所述绝缘膜的所述电阻值的操作时向所述下电极施加正电压。
半导体器件控制方法

[发明专利]半导体装置-CN200780051454.X无效
发明人： 寺井真之 -专利权人：日本电气株式会社
申请日： 2007-12-17 - 公布日： 2009-12-23 - 主分类号： H01L21/8247 文献下载
摘要：在捕获型存储元件中，抑制击穿电流并提高耐压，且增大读出电流。在p型半导体基板(1)上形成有第一栅极层叠构造和第二栅极层叠构造，第一栅极层叠构造由含有捕获层的第一绝缘膜(11)和第一导体(9)构成，第二栅极层叠构造由不含捕获层的、至少在上层含有功函数控制用金属添加绝缘膜层(13)的第二绝缘膜(12)和第二导体(10)构成，夹持第一栅极层叠构造和第二栅极层叠构造而形成源极-漏极区域(2)和源极-漏极区域(3)。第二栅极层叠构造的有效功函数大于第一栅极层叠构造的有效功函数。
半导体装置

[发明专利]驱动半导体器件的方法和半导体器件-CN200780029317.6无效
发明人： 寺井真之 -专利权人：日本电气株式会社
申请日： 2007-04-24 - 公布日： 2009-08-05 - 主分类号： H01L21/8247 文献下载
摘要：一种陷阱式非易失存储单元设置有层叠的绝缘层以及形成在所述层叠的绝缘层上的第一栅电极，该层叠的绝缘层包括形成在半导体衬底上的电荷积累层，在所述半导体衬底上形成有源区/漏区/阱区。在所述陷阱式非易失存储单元上进行写入时，通过将施加到阱的阱电压、将施加到漏区的漏极电压以及将施加到第一栅极的栅极电压的组合，在两个或更多的不同写入条件下为一个存储节点多次施加电荷。因此，在所述电荷积累层中形成梯形电子分布，且抑制了保留特性的劣化现象。
驱动半导体器件方法

[发明专利]半导体器件及其制造方法-CN200780003542.2无效
发明人： 寺井真之 -专利权人：日本电气株式会社
申请日： 2007-01-18 - 公布日： 2009-02-25 - 主分类号： H01L21/8247 文献下载
摘要：提供一种陷阱存储器器件，该陷阱存储器器件能够抑制由于缺陷而引起的电荷从外侧流入电荷累积层和累积电荷扩散到外侧或流出。在硅衬底(1)上穿过包括第一栅极绝缘膜(3)、电荷累积层(4)和第二栅极绝缘膜(5)的层积绝缘膜形成栅极导体(6)。该层积绝缘膜(3至5)突出到栅极导体(6)的外侧并且延伸到侧壁(8)的外端部下面。电荷累积层(4)包括紧接在栅极导体下面的高陷阱表面密度区域(4a)和在栅极导体外侧的低陷阱表面密度区域(4b)。
半导体器件及其制造方法

[发明专利]半导体器件-CN200510071225.7有效
发明人：君塚直彦;今井清隆;益冈有里;岩本敏幸;西藤哲史;渡边启仁;寺井真之 -专利权人：恩益禧电子股份有限公司;日本电气株式会社
申请日： 2005-05-13 - 公布日： 2005-11-16 - 主分类号： H01L27/092 文献下载
摘要：半导体器件100包括：硅衬底102；N型MOSFET118，其包括在硅衬底102上形成的第一高介电常数膜111和多晶硅膜114；和P型MOSFET 120，其包括在硅衬底102上与N型MOSFET 118并列的第二高介电常数膜112和多晶硅膜114。第二高介电常数膜112被形成为其膜厚较薄于第一高介电常数膜111的膜厚。第一高介电常数膜111和第二高介电常数膜112包含从包括Hf和Zr的组中选择的一种或多种元素。
半导体器件

1
共 15 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top