“安宰永”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201810729739.4有效
发明人：金成吉;金智美;金泓奭;卢镇台;崔至薰;安宰永 -专利权人：三星电子株式会社
申请日： 2018-07-05 - 公布日： 2023-10-17 - 主分类号： H10B41/20 文献下载
摘要：本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。
半导体器件

[发明专利]半导体器件-CN201810711070.6有效
发明人：金成吉;金智美;金泓奭;南泌旭;安宰永;崔至薰 -专利权人：三星电子株式会社
申请日： 2018-07-02 - 公布日： 2023-10-13 - 主分类号： H10B43/30 文献下载
摘要：一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。
半导体器件

[发明专利]三维半导体器件-CN201810374094.7有效
发明人：崔至薰;金成吉;金智美;金泓奭;南泌旭;安宰永 -专利权人：三星电子株式会社
申请日： 2018-04-24 - 公布日： 2023-08-22 - 主分类号： H10B41/20 文献下载
摘要：一种三维半导体器件包括：顺序堆叠在基板上的栅电极；穿过栅电极并且连接到基板的沟道结构；绝缘间隙填充图案，提供在沟道结构内并且当在俯视图中看时被沟道结构围绕；以及导电图案，在绝缘间隙填充图案上。绝缘间隙填充图案的至少一部分被接收在导电图案中，并且导电图案的至少一部分插设在绝缘间隙填充图案的所述至少一部分和沟道结构之间。
三维半导体器件

[发明专利]半导体存储器件及其制造方法-CN201811040526.7有效
发明人：金成吉;李相受;金智美;金泓奭;卢镇台;崔至薰;安宰永;李商勋 -专利权人：三星电子株式会社
申请日： 2018-09-06 - 公布日： 2023-08-11 - 主分类号： H10B41/27 文献下载
摘要：一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。
半导体存储器件及其制造方法

[发明专利]制造半导体器件的方法-CN201710839551.0有效
发明人：金重浩;金斐悟;安宰永;刘东哲 -专利权人：三星电子株式会社
申请日： 2017-09-18 - 公布日： 2023-06-30 - 主分类号： H10B43/35 文献下载
摘要：一种制造半导体器件的方法包括在衬底上形成交替地和重复地一个堆叠在另一个之上的绝缘层和牺牲层、形成穿透绝缘层和牺牲层的垂直孔、以及在垂直孔中形成垂直沟道结构。形成垂直沟道结构包括形成阻挡绝缘层、电荷存储层、隧道绝缘层和半导体图案。形成阻挡绝缘层包括形成第一氧化目标层、氧化第一氧化目标层以形成第一子阻挡层、以及形成第二子阻挡层。第一子阻挡层形成在第二子阻挡层与垂直孔的内侧壁之间。
制造半导体器件方法

[发明专利]包括电介质层的半导体器件-CN201710546180.7有效
发明人：崔恩荣;金斐悟;金泳完;金重浩;孙荣鲜;安宰永;张炳铉 -专利权人：三星电子株式会社
申请日： 2017-07-06 - 公布日： 2023-06-20 - 主分类号： H10B41/35 文献下载
摘要：提供一种包括电介质层的半导体器件。该半导体器件包括堆叠结构和在堆叠结构内的竖直结构。该竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自的比值彼此不同的两个电介质层。
包括电介质半导体器件

[发明专利]半导体存储器件-CN201710863071.8有效
发明人：金成吉;崔至薰;金东谦;卢镇台;金智美;金泓奭;南泌旭;安宰永 -专利权人：三星电子株式会社
申请日： 2017-09-21 - 公布日： 2023-05-02 - 主分类号： H10B43/10 文献下载
摘要：一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
半导体存储器件

[发明专利]半导体器件及制造其的方法-CN201711012306.9有效
发明人：张炳铉;刘东哲;张祐赈;安宰永;梁俊圭 -专利权人：三星电子株式会社
申请日： 2017-10-26 - 公布日： 2023-04-18 - 主分类号： H01L23/40 文献下载
摘要：一种半导体器件包括在衬底上垂直地一个堆叠在另一个顶部的字线、字线之间的绝缘图案、连接到衬底的垂直柱、以及字线侧面处的在衬底上的剩余牺牲图案。垂直柱穿透字线和绝缘图案。绝缘图案的每个包括字线之间的第一部分以及从第一部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度小于第二部分的第二厚度。
半导体器件制造方法

[发明专利]垂直存储器件及制造其的方法-CN201710983668.6有效
发明人：李晙硕;金泓奭;安宰永;林汉镇 -专利权人：三星电子株式会社
申请日： 2017-10-20 - 公布日： 2023-04-07 - 主分类号： H10B41/00 文献下载
摘要：本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
垂直存储器件制造方法

[发明专利]半导体装置及其制造方法-CN201810386342.X有效
发明人：崔至薰;金成吉;金智美;金泓奭;南泌旭;安宰永 -专利权人：三星电子株式会社
申请日： 2018-04-26 - 公布日： 2021-08-24 - 主分类号： H01L27/11551 文献下载
摘要：本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
半导体装置及其制造方法

[发明专利]具有电荷固定层的半导体器件-CN201710722606.X有效
发明人：南泌旭;金亨俊;金成吉;崔至薰;金智美;金泓奭;安宰永 -专利权人：三星电子株式会社
申请日： 2017-08-22 - 公布日： 2021-05-04 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件可以包括：交替堆叠在衬底上的栅电极和层间绝缘层、穿透栅电极和层间绝缘层的沟道层、在栅电极与沟道层之间的栅极电介质层、填充沟道层的内部的至少一部分的填充绝缘体、在沟道层与填充绝缘体之间并且包括高k材料和/或金属的电荷固定层、以及连接到沟道层并在填充绝缘体上的导电焊盘。导电焊盘可以与电荷固定层物理分离。
具有电荷固定半导体器件

[发明专利]垂直型存储器件-CN201710541567.3有效
发明人：南泌旭;金成吉;崔至薰;S.金;安宰永;金泓奭 -专利权人：三星电子株式会社
申请日： 2017-07-05 - 公布日： 2021-01-12 - 主分类号： H01L29/10 文献下载
摘要：一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。
垂直存储器件

[发明专利]三维半导体器件及其制造方法-CN201810736733.X在审
发明人：南泌旭;安宰永;李相受 -专利权人：三星电子株式会社
申请日： 2018-07-06 - 公布日： 2019-01-15 - 主分类号： H01L27/11551 文献下载
摘要：本公开提供了一种三维半导体器件及其制造方法，该半导体器件包括：在基板上的下层结构，下层结构在基板的第一区域和第二区域上具有不同的厚度，该下层结构包括在顶部的电极层和在其下面的绝缘层；蚀刻停止层，在下层结构上；上层结构，在蚀刻停止层上，该蚀刻停止层对于上层结构和下层结构具有蚀刻选择性；第一接触插塞和第二接触插塞，分别填充限定在第一区域和第二区域上的上层结构和蚀刻停止层中的第一开口和第二开口并分别接触下层结构的对应的电极层，使得第一接触插塞和第二接触插塞中的一个与第一接触插塞和第二接触插塞的另一个相比相对于蚀刻停止层的底部向下延伸得更远。
接触插塞下层结构蚀刻停止层上层结构三维半导体器件第二区域第一区域电极层基板绝缘层开口半导体器件蚀刻选择性向下延伸填充制造

[发明专利]半导体器件-CN201810626305.1在审
发明人：崔恩荣;梁俊圭;卢英辰;安宰永;梁在贤;刘东哲;崔宰浩 -专利权人：三星电子株式会社
申请日： 2018-06-15 - 公布日： 2019-01-04 - 主分类号： H01L27/11568 文献下载
摘要：多个栅电极在垂直于衬底的上表面的方向上堆叠在衬底的上表面上。沟道区域穿过多个栅电极以垂直于衬底的上表面延伸。栅极介电层包括顺序地设置在沟道区域和多个栅电极之间的隧穿层、电荷存储层和阻挡层。电荷存储层包括多个掺杂元素原子和由多个掺杂元素原子生成的多个深能级陷阱。多个掺杂元素原子的浓度分布在电荷存储层的厚度方向上是不均匀的。
电荷存储层掺杂元素上表面栅电极衬底沟道区域垂直半导体器件栅极介电层浓度分布不均匀深能级隧穿层阻挡层堆叠陷阱穿过延伸

[发明专利]用于制造半导体器件的方法-CN201810287923.8在审
发明人：赵容锡;金亨俊;金重浩;罗重渊;金毕奥;安宰永;吴其龙;李圣海 -专利权人：三星电子株式会社
申请日： 2018-04-03 - 公布日： 2018-11-13 - 主分类号： H01L27/108 文献下载
摘要：一种用于制造半导体器件的方法，所述方法包括：在衬底上形成模制结构，使得模制结构包括交替且重复地层叠的层间绝缘膜和牺牲膜；形成穿过模制结构的沟道孔；在沟道孔内形成垂直沟道结构；通过去除牺牲膜来暴露出层间绝缘膜的表面；沿层间绝缘膜的表面形成氧化铝膜；在氧化铝膜上形成连续膜；以及对连续膜进行氮化以形成TiN膜。
层间绝缘膜模制结构半导体器件连续膜牺牲膜沟道表面形成氧化铝垂直沟道结构氮化氧化铝膜衬底去除地层制造穿过暴露重复

1
2
下一页»
尾页
共 21 条