本发明涉及一种半导体器件的制备方法。所述方法包括：提供SOI基底，所述SOI基底包括自下而上的体硅、氧化埋层和顶层硅；图案化所述顶层硅，以在所述顶层硅中形成若干相互间隔的孔；执行退火步骤，以使由所述孔相间隔的所述顶层硅迁移形成空腔顶壁和空腔；在所述空腔顶壁的表面形成若干压阻条；在若干所述压阻条上形成导电引线。本发明提供的空腔的制备方法，与CMOS工艺兼容，可实现SON(silicon on nothing)器件与薄膜传感器的集成；制造工艺相对简单，对设备要求低，极大的降低了工艺成本，而且进一步提高了器件的性能和良率。
本发明涉及一种半导体器件的制备方法。所述方法包括：提供SOI基底，所述SOI基底包括自下而上的体硅、氧化埋层和顶层硅；图案化所述顶层硅，以在所述顶层硅中形成若干相互间隔的孔；执行退火步骤，以使由所述孔相间隔的所述顶层硅迁移，进而形成空腔；蚀刻所述空腔外侧的所述顶层硅，以形成上电极，同时露出部分所述体硅，以形成下电极。本发明提供的空腔的制备方法，与CMOS工艺兼容，可实现SON(silicon on nothing)器件与薄膜传感器的集成；制造工艺相对简单，对设备要求低，极大的降低了工艺成本，而且进一步提高了器件的性能和良率。
