“合肥晶合集成电路股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果488个，建议您升级VIP下载更多相关专利

[发明专利]光刻对准标记结构和半导体结构-CN202310791670.9有效
发明人：吴秋果;张祥平;刘华龙 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-06-30 - 公布日： 2023-09-19 - 主分类号： H01L23/544 文献下载
摘要：本申请提供了一种光刻对准标记结构和半导体结构。该光刻对准标记结构包括设置在半导体结构层的表面上沿着第一方向排列的多个标记结构单元，各标记结构单元从两端到中间的宽度逐渐增大。该光刻对准标记结构包括沿着第一方向排列的标记结构单元，各标记结构单元的宽度从两端到中间逐渐增大，由于标记结构单元中间部分的宽度较大，从而能够有效减少在外延生长过程中光刻对准标记结构中间部分产生的轮廓畸变，从而提高对准精度，提升半导体性能，进而解决了现有技术中光刻对准标记结构中间部分易发生轮廓畸变而影响半导体性能的问题。
光刻对准标记结构半导体

[发明专利]套刻误差的量测方法、其装置及光刻系统-CN202311051509.4在审
发明人：杨学人 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-21 - 公布日： 2023-09-15 - 主分类号： G03F7/20 文献下载
摘要：本发明提供了一种套刻误差的量测方法、其装置及光刻系统。该量测方法包括：获取半导体器件中第一材料层的第一图像和第二材料层的第二图像，其中，第一材料层和第二材料层中分别具有对位标记，第一图像中具有预设图形以及与第一材料层中对位标记对应的第一图形，第二图像中具有与第二材料层中对位标记对应的第二图形；确定第一图形在第一图像中的第一目标位置；根据第一目标位置与第一图像中的第一预设位置，得到第一距离，其中，第一预设位置处具有预设图形；确定第二图形在第二图像中的第二目标位置；根据第二目标位置与第一目标位置，得到第二距离；根据第一距离和第二距离，确定第二目标位置与第一预设位置之间的目标距离。
误差方法装置光刻系统

[发明专利]闸极氧化层的制备方法、闸极氧化层及沟槽式场效应管-CN202311065817.2在审
发明人：蔡尚修;李卫;喻志珩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-23 - 公布日： 2023-09-15 - 主分类号： H01L21/28 文献下载
摘要：本申请提供了一种闸极氧化层的制备方法、闸极氧化层及沟槽式场效应管。该制备方法包括：提供具有第一表面的半导体基体，第一表面具有沟槽；采用高密度等离子体增强化学气相沉积工艺在沟槽的内表面覆盖预备氧化层；采用湿法刻蚀去除预备氧化层中位于沟槽侧壁的部分，且剩余的位于沟槽底部的预备氧化层形成第一氧化层，第一氧化层具有第一厚度；采用湿法氧化工艺在沟槽中形成第二氧化层，且第二氧化层至少覆盖沟槽侧壁，第二氧化层具有第二厚度，第一厚度大于第二厚度，第一氧化层和第二氧化层构成闸极氧化层。上述方法形成的闸极氧化层满足器件的击穿电压，且能够避免器件工作时的功耗上升，解决了击穿电压和输入电容对器件造成不良影响的问题。
氧化制备方法沟槽场效应

[发明专利]补充H2-CN202311043567.2在审
发明人：高创;张永仓;韩小琴 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-18 - 公布日： 2023-09-15 - 主分类号： H01L21/67 文献下载
摘要：本申请提供了一种补充H2O2液体的控制方法、其控制装置和其控制系统。该方法包括：首先，获取预定半导体结构的参数信息；然后，在参数信息满足预定条件的情况下，根据离子注入浓度的大小以及离子注入能量的大小确定第一体积；最后，将预定半导体结构放入反应腔之前，控制向反应腔中通入第一体积的H2O2液体，反应腔中具有H2O2和H2SO4的混合液。该方法通过离子注入浓度的大小以及离子注入能量的大小确定第一体积，使得不同的参数信息的预定半导体结构对应不同的反应前所需补充H2O2液体的体积，进而解决了现有技术中去除光阻的反应过程中卡罗酸浓度不均衡的问题。
补充 base sub

[发明专利]一种半导体器件及其制造方法-CN202311056577.X在审
发明人：陈兴;黄普嵩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-22 - 公布日： 2023-09-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，所述半导体器件至少包括：衬底，衬底包括多个第一有源区和多个第二有源区，且第一有源区和第二有源区的掺杂类型不同；多晶硅层，设置在第一有源区上和第二有源区上；侧墙结构，设置在衬底上，且侧墙结构贴覆在多晶硅层的侧壁上，其中，位于第一有源区上的侧墙结构具有第一厚度，位于第二有源区上的侧墙结构具有第二厚度，且第一厚度小于第二厚度；源漏掺杂区，设置在第一有源区中，且源漏掺杂区分布在多晶硅层的两侧；以及张应力膜，覆盖在衬底上、多晶硅层上和侧墙结构上。本发明提供了一种半导体器件及其制造方法，能够提升半导体器件的整体效能。
一种半导体器件及其制造方法

[发明专利]半导体结构及其制备方法-CN202311034967.7在审
发明人：汪志文;陈杨;詹朝翔;林成芝 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-17 - 公布日： 2023-09-15 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及一种半导体结构及其制备方法，半导体结构的制备方法包括：提供衬底，衬底上形成有沿其厚度方向依次层叠的第一停止层、第一介质层、隔离层、第二介质层、第二停止层、第三介质层及阻挡层；第一停止层与衬底相邻；去除部分阻挡层及部分第三介质层，以形成暴露出部分第二停止层的基准沟槽；经由基准沟槽沿厚度方向刻蚀第二停止层、第二介质层、隔离层、第一介质层及第一停止层，以形成暴露出部分衬底的目标沟槽；形成金属填充层，金属填充层填充满目标沟槽并覆盖阻挡层的顶面；去除金属填充层高于第二停止层的部分、阻挡层及第三介质层，剩余的金属填充层构成金属插塞；去除第二停止层。提高半导体结构的精准度。
半导体结构及其制备方法

[发明专利]半导体器件的制作方法与半导体器件-CN202310706958.1在审
发明人：谢斌根;林成芝 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-06-13 - 公布日： 2023-09-12 - 主分类号： H01L21/768 文献下载
摘要：本申请提供了一种半导体器件的制作方法与半导体器件，该方法包括提供基底，基底包括衬底、有源区、栅极结构、电流泄放结构、阻挡层以及介质层；刻蚀去除介质层，以在介质层中形成第一预备孔、第二预备孔与第三接触孔，第三接触孔使电流泄放结构裸露，第一预备孔在衬底上的投影与栅极结构重叠，第二预备孔在衬底上的投影与有源区重叠；在第三接触孔中填充保护材料，并继续刻蚀，形成第三预备孔与第四预备孔，第三预备孔使栅极结构上的阻挡层裸露，第四预备孔使有源区上的阻挡层裸露；去除裸露的阻挡层，得到使栅极结构裸露的第一接触孔与使有源区裸露的第二接触孔；去除保护材料。本申请解决了刻蚀形成不同深度的接触孔的过程损伤栅极的问题。
半导体器件制作方法

[发明专利]OPC建模方法-CN202311014499.7在审
发明人：刘秀梅;罗招龙 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-08-14 - 公布日： 2023-09-12 - 主分类号： G03F1/36 文献下载
摘要：本发明提供一种OPC建模方法。所述OPC建模方法中，先建立初版光学模型，利用所述初版光学模型对用于进行曝光实验的多个测试图形进行模拟仿真，去除NILS值低于一指定NILS值的所述测试图形，留下的所述测试图形作为待检测图形，在收集曝光实验形成的晶圆数据以进行检测时，收集所述曝光实验得到的来自至少部分所述待检测图形的晶圆数据，不收集被去除的所述测试图形形成的晶圆数据，提高了晶圆数据收集的有效性，缩短了收集和检测晶圆数据的时间，从而缩短了OPC建模的总时间，可以在确保OPC建模准确度的情况下，缩短检测晶圆数据的时间，提高OPC建模效率，有助于避免人力和资源的浪费，节约成本。
opc 建模方法

[发明专利]一种半导体结构及其制备方法-CN202310544767.X有效
发明人：陈兴;黄普嵩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体结构及其制备方法，包括：衬底；氧化层，沉积于所述衬底的表面，所述氧化层上形成多个有源槽；多个隔离槽，形成于所述衬底中，所述隔离槽与所述有源槽相对应；以及有源区材料，形成于所述有源槽中，并与所述衬底相接，且相邻所述有源区材料之间完全隔离；其中，所述有源区材料靠近所述衬底的侧面的面积表示为第一面积，所述有源区材料远离所述衬底的侧面的面积表示为第二面积，所述第一面积小于所述第二面积。通过本发明公开的一种半导体结构及其制备方法，能够防止有源区材料出现漏电的情况。
一种半导体结构及其制备方法

[发明专利]一种集成半导体器件及其制造方法-CN202310579783.2有效
发明人：陈兴;黄普嵩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-05-23 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种集成半导体器件及其制造方法，属于半导体技术领域，且所述集成半导体器件包括：衬底，所述衬底包括并列设置的第一有源区和第二有源区；第一掺杂区，设置在所述第一有源区内；第二掺杂区，设置在所述第一掺杂区上；第三掺杂区，设置在所述第二有源区内；掺杂外延层，设置在所述第三掺杂区上；外延层，设置在所述掺杂外延层和所述第一有源区上；栅极结构，设置在所述外延层上；以及重掺杂区，设置在所述栅极结构的两侧。通过本发明提供的一种集成半导体器件及其制造方法，可抑制随机掺杂涨落所造成的阈值电压波动，提升集成半导体器件的性能。
一种集成半导体器件及其制造方法

[发明专利]半导体结构及其制备方法-CN202310732626.0有效
发明人：周成;周晓峰 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-06-20 - 公布日： 2023-09-12 - 主分类号： H01L29/423 文献下载
摘要：本公开涉及一种半导体结构及其制备方法。所述半导体结构的制备方法，包括以下步骤。提供衬底，于衬底内形成沟槽。形成保护层，保护层填充沟槽底部。形成抑制层，抑制层覆盖沟槽侧壁，且与保护层相接触。去除保护层。采用热氧化工艺于沟槽底部形成第一栅氧化层，同步热氧化抑制层以形成第二栅氧化层；第一栅氧化层的厚度大于第二栅氧化层的厚度；第一栅氧化层和第二栅氧化层共同构成栅氧化层。上述半导体结构的制备方法增大了沟槽底部的栅氧化层厚度，故改善了沟槽底部的栅氧化层耐压不足的问题，从而降低了沟槽底部的栅漏电容，提升了相应半导体器件的高频性能。
半导体结构及其制备方法

[发明专利]一种半导体集成器件及其制作方法-CN202310760445.9有效
发明人：陈兴;黄普嵩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-06-27 - 公布日： 2023-09-12 - 主分类号： H10B10/00 文献下载
摘要：本发明公开了一种半导体集成器件及其制作方法，属于半导体技术领域。所述半导体集成器件包括：衬底，且所述衬底上设置有驱动晶体管、负载晶体管和传输晶体管；凹部，设置在所述衬底中，且所述凹部位于所述驱动晶体管和所述负载晶体管的有源区所在的所述衬底中；第一外延层，设置在所述凹部中；以及第二外延层，设置在所述凹部中，所述第二外延层位于所述第一外延层上，且所述第一外延层的晶格常数大于所述第二外延层的晶格常数。通过本发明提供的一种半导体集成器件及其制作方法，可提高半导体集成器件的性能和稳定性。
一种半导体集成器件及其制作方法

[发明专利]半导体结构制备方法及半导体结构-CN202310779496.6有效
发明人：陈维邦;郑志成 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-06-29 - 公布日： 2023-09-12 - 主分类号： H01L27/146 文献下载
摘要：本申请涉及一种半导体结构制备方法及半导体结构，半导体结构制备方法包括：提供目标衬底；于外延层内形成沿第一方向间隔排布的第一沟槽结构，第一沟槽结构暴露出部分隔离层；对沿第一方向相邻的第一沟槽结构之间的外延层内，执行至少一次固相扩散后退火推阱工艺，以在外延层内形成目标掺杂区；形成位于第一沟槽结构正上方的复合金属格栅立柱，复合金属格栅立柱包括至少填充满第一沟槽结构的介质层；于相邻的复合金属格栅立柱之间形成滤光层。该制备方法采用至少一次固相扩散后退火推阱工艺形成目标掺杂区，减少对目标衬底的伤害，在不影响前段制程的情况下，避免半导体器件出现像素串扰问题，提高产品良率。
半导体结构制备方法

[发明专利]一种半导体结构及其制作方法-CN202310484392.2有效
发明人：秋珉完;郑大燮;金起凖;詹奕鹏 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-05-04 - 公布日： 2023-09-12 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种半导体结构及其制作方法，属于半导体技术领域，所述半导体结构包括：衬底；栅极氧化层，设置在所述衬底上；至少两个第一栅极结构，设置在所述栅极氧化层上，所述第一栅极结构相邻设置；至少两个第二栅极结构，设置在所述栅极氧化层上，且所述第二栅极结构设置在所述第一栅极结构的两侧；重掺杂区域，设置在所述衬底上，包括第一重掺杂区域和第二重掺杂区域，相邻第一栅极结构之间以及第二栅极结构远离第一栅极结构的一侧设置所述第二重掺杂区域，相邻所述第一栅极结构和所述第二栅极结构之间并列设置所述第一重掺杂区域和所述第二重掺杂区域。通过本发明提供的一种半导体结构及其制作方法，可提高半导体结构的性能和使用寿命。
一种半导体结构及其制作方法

[发明专利]一种半导体结构及其制作方法-CN202310491659.0有效
发明人：陈兴;黄普嵩 -专利权人： 合肥晶合集成电路股份有限公司
申请日： 2023-05-05 - 公布日： 2023-09-12 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种半导体结构及其制作方法，属于半导体制造技术领域。所述半导体结构至少包括：衬底；栅介质层，设置在所述衬底上；栅极，设置在所述栅介质层上；以及侧墙，覆盖所述栅极的侧壁，且所述侧墙包括第一子层和第二子层，所述第一子层覆盖所述栅极的侧壁和靠近所述栅极的部分所述衬底，所述第二子层覆盖所述第一子层，且在靠近所述衬底的一侧，所述第二子层设置有凸部。通过本发明提供的半导体结构及其制作方法，可提高半导体结构的质量和性能。
一种半导体结构及其制作方法